Benutzer:Togo~dewiki/Centrale-Memory-Processing-Units

aus Wikipedia, der freien Enzyklopädie
< Benutzer:Togo~dewiki
Dies ist die aktuelle Version dieser Seite, zuletzt bearbeitet am 28. Januar 2017 um 17:57 Uhr durch imported>Techmesho(2583898) (→‎Die Hyper-Threading-Architecture).
(Unterschied) ← Nächstältere Version | Aktuelle Version (Unterschied) | Nächstjüngere Version → (Unterschied)
  1. includ<stdio.h>

int main (void){


printf(" \ndas ist mein erstes program \n"); printf("dieser programm kann nicht nur schreiben\n"); printf("sondern auch rechnen,9+7==%d");








return 0 ;

}

Meine Object-Cube-Architecture

Das is ein neues Konzept (worüber ich schon seit einigen Jahren nachgedacht habe) bei dem wir uns einen dreidimensionalen Würfel vorstellen. Wenn wir den in Subwürfel unterteilen, haben wir Subprocessingcubes. Jeder dieser hat 6 bidirektionale Schnittstellen. Schnittstellen können Daten direkt an einen physikalischen Nachbarn oder an eine protectable virtuelle subscriber Liste weiterreichen.

Der objectorientierte Compiler 'mapt' Processoren Speicher und Objekte. Als Just in Time Compiler ist er wie ein Operating_System. Der parallele Prozessor kann das sequentielle System in Realtime emulieren was allerdings eine Umstrukturierung des Codes bedingen kann, um die Weite erfolgreich gegen die hohe Frequenz einzutauschen.

Ist diese Prozessorarchitektur schon durchdacht genug um realisierbar zu sein? Auch ohne Chip-Fabrik kann das jetzt schon erst in großen FPGA getestet werden und dann vieleicht auch in billigen ASICs den Markt erobern. Wichtig ist das Chip zu Memory Verhältnis, was die Anzahl der gleichzeitig unabhängig kontrolierbaren Speicher (DDR-SDRAMs) die jeder ProcessingSupercube-Chip anschließen kann unabhängig von der Anzahl der Microcubes die in der Silizium Hardware realisiert sind.

Die Granularity ist auch ne wichtige Frage für die Compilierung und Programmierung. Man bedenke, dass die Relation des Cache (localen Speicher) und des mikrocode Eins zu eins sein kann wie das bald schon in FPGA möglich sein wird. Sind FPGAs die CPUs der Zukunft ?

Siehe auch http://www.jhdl.org

Die HyperCube-Architecture

Hab ich gerade erst gefunden und muss ich erst noch weiter untersuchen - mitlerweile zur stimulation: Connection Machine[1]


Die Hyper-Threading-Architecture

Die einzige schon verfügbare Proezessorstruktur die in die von mir vorgeschlagene Richtung geht ist die des SUN MAJC chip Family. Hier handelt es sich um einen reel zwei fach aber virtuell mehrfach parallelen Prozessor, weil der Processor ohne Taktverlust zwischen Threads wechseln kann. http://www.sun.com/products-n-solutions/media-entertainment/press/pr_99.convergence.html Auch Intel hat mit Hyper-Threading jetzt Prozessoren die Idle clocks verhindern [2][3][4]

Cellular Phone Prozessoren gibt es schon mit 10^3 internen virtuellen CPUs. (kann mich aber nicht mehr erinnern wie der hieß)

Anwendungsbeispiele

Was mir gefällt ist die Visualisierung einiger Programierbeispiele Zum Beispiel einer video-codec, oder des Bildschirmaufbaus bei dem jeder Punkt oder Quadrat von Pixeln von einem Objekt in einem individuellen parallelen Processor dargestellt wird. In parallel existieren und komunizieren wie Layer andere Objekte deren Oberflächen Schnitstellen von denen gleichzeitig Daten erfragt oder abgelegt werden können.

Es ist nötig ein multidimensionales Objekt Relation Programier Model zu visualisieren, so dass der abstakte eindimensionale Code (Textzeile) zum Imersive Object Mapping werden kann. Ich benutze derzeit http://www.NetBeans.org

Togo 08:12, 26. Jun 2004 (CEST)