Diskussion:Delta-Sigma-Modulation

aus Wikipedia, der freien Enzyklopädie
Dies ist die aktuelle Version dieser Seite, zuletzt bearbeitet am 26. Mai 2022 um 23:53 Uhr durch imported>Tonstudio96(2309336) (→‎Prinzip falsch beschrieben: Spektralverhalten).
(Unterschied) ← Nächstältere Version | Aktuelle Version (Unterschied) | Nächstjüngere Version → (Unterschied)

Delta-Sigma in der Tontechnik

Man könnte die Beispiele der Audio-Datensträme einsetzen, die mit dem Verfahren gewonnen und codiert werden. Tonstudio96 (Diskussion) 01:51, 27. Mai 2022 (CEST)

Empfangsgerät

Der letzte Absatz unter Anwendung:

Als Empfangsgerät durch eine Modifikation des Modulators. Damit ist es möglich, ein gewünschtes Frequenzband ohne Demodulation zu digitalisieren. Deartige Schaltungen befinden sich seit Beginn des Jahrzents in der Entwicklung.

Klingt irgendwie dubios-esoterisch und ist auch irgendwie unverständlich. Was soll das sein? Ohne Demodulation kanns irgendwie nicht ganz gehen, das Signal wird dann wohl im digitalen Bereich demoduliert. Oder ist statt dem ohne Demodulation ein ohne Mischen auf eine ZF und anschliessende Demodulation gemeint? Rätselnd, wdwd 20:39, 5. Jun 2006 (CEST)

Ersteres, ich muss es mir aber nochmal ansehen. Danke für den Hinweis. Viele Grüße, --Fabian ~ 23:17, 7. Jun 2006 (CEST)
Ich nehm den Punkt jetzt erstmal raus, denn es bleibt unklar was gemeint ist und Belege sind auch keine zu finden. --Jodoform 14:23, 20. Nov. 2009 (CET)

Der Begriff "AD-Wandlung" ist nicht korrekt oder zumindest veraltet

Der korrekte Begriff ist AD-Umsetzung bzw. (AD-Umsetzer) und nicht AD-Wandlung (bzw. AD-Wandler)

Wikipedia: http://de.wikipedia.org/wiki/Wandler#Umgangssprachlicher_Begriff_Wandler

Zu finden auch in fast allen neueren Fachbüchern über Digitaltechnik.

Tietze/Schenk: Halbleiter-Schaltungstechnik, 10. Aufl., Springer-Verlag, 1993. (Dieses Buch wird auch als "Die Bibel" der Elektrotechniker bezeichnet.)

"Wenn man eine Spannung digital anzeigen und verarbeiten möchte, muß man sie in eine entsprechende Zahl übersetzen. Diese Aufgabe erfüllt ein Analog-Digital-Umsetzer, ADU, (Analog to Digital Converter, ADC)." (Seite 751, Kapitel "23 DA- und AD-Umsetzer")

Weiteres Standardwerk: Elmar Schrüfer: Elektrische Meßtechnik, 6. Aufl., Hanser Verlag 1995. Seiten 326ff, 346ff.

Don Martin --88.68.171.227 13:44, 19. Dez. 2007 (CET)

Richtig, Text umgestellt.--wdwd 14:29, 19. Dez. 2007 (CET)


Wandlungsrauschen -> Umsetzerrauschen?

Don Martin --88.68.170.139 00:10, 22. Dez. 2007 (CET)


unkorrekt oder mindestens sehr schlecht formuliert

"Für PLL-Schaltungen wird heutzutage (fractional-N-PLL) ebenfalls ein Sigma-Delta-Modulator im Rückkopplungszweig verwendet, um nicht nur ganzzahlige Verhältnisse einstellen zu können. Dies führt zu geringerem Phasenrauschen, da ein höherer Referenztakt verwendet werden kann als bei integer-N-PLLs [1]. In der Quelle wird allerdings noch eine aufwändige Steuer- und Korrekturschaltung anstatt eines Sigma-Delta-Modulators verwendet, um zwischen verschiedenen Teilfaktoren zu wechseln. Durch den Sigma-Delta-Modulator wird eine optimale Verteilung des Phasenrauschens erreicht, im Gegensatz zu einem festen Muster für den Teilfaktorwechsel."

"wird heutzutage" => Nachweise? Das klingt, als ob das standardmäßig so gemacht würde, was unzutreffend ist. Ausgerechnet die Quelle zeigt nach kurzem Überfliegen keinerlei Sigma-Delta-PLL.

"Dies führt zu geringerem Phasenrauschen, da ein höherer Referenztakt verwendet werden kann als bei integer-N-PLLs" => das ist aus dem Zusammenhang gerissen. Das Phasenrauschen ist geringer, weil die Schleifenbandweite erhöht werden kann und somit das Phasenrauschen unterhalb der Grenzfrequenz der Regelschleife durch den gewöhnlich sehr sauberen Referenztakt bestimmt wird. Nicht nur ganzzahlige Verhältnisse kann man aber auch mit einer ganz gewöhnlichen PLL einstellen, das ist dann die "fractional PLL", nicht die "fractional Sigma-Delta-PLL". Dieser Vorteil gilt also auch für Ansätze ohne Sigma-Delta, hat also in diesem Artikel nicht wirklich viel verloren.

"In der Quelle wird allerdings noch eine aufwändige Steuer- und Korrekturschaltung anstatt eines Sigma-Delta-Modulators verwendet, um zwischen verschiedenen Teilfaktoren zu wechseln." => ja richtig, wozu also diese Quellenangabe, die gerade nicht die Aussage belegt? Und besonders aufwendig ist die Schaltung auch nicht.

"Durch den Sigma-Delta-Modulator wird eine optimale Verteilung des Phasenrauschens erreicht, im Gegensatz zu einem festen Muster für den Teilfaktorwechsel." => Hier liegt der tatsächliche Vorteil des Sigma-Delta-Modulators zum Einstellen des Teilerverhältnisses! Es wird ein Noise-Shaping des durch die Umschaltung des Taktteilers verursachten Rauschens weg von der zu synthetisierenden Frequenz erreicht, wo es dann (hoffentlich) durch die Tiefpasswirkung der Schleifenbandweite weggefiltert wird. Das Noise-Spektrum weist außerdem weniger Spikes auf und verteilt das Rauschen gleichmäßiger. So jedenfalls die Theorie. Problem dabei ist, dass die Bandweite der PLL dann gerade nicht mehr sehr weit gewählt werden kann, weil sonst die Filterwirkung der PLL auf das "geshapte" Umschaltrauschen zu gering ist. Ein weiterer Nachteil der Sigma-Delta-PLL ist, dass die mittlere Abweichung in der Zeit-Domäne vom optimalen Zeitpunkt des synthetisierten Taktes zunimmt. Bei der gewöhnlichen fractional-N-PLL ist die mittlere Abweichung optimal gering, dafür aber deterministisch geformt. Es hängt daher sehr stark vom Einsatzzweck der PLL ab, ob der einfache fractional-N oder der Sigma-Delta-fractional-N-Ansatz besser geeignet ist.

Ich würde daher vorschlagen, den Absatz wiefolgt umzuformulieren:

"In PLL-Schaltungen zur gebrochen-rationalen Takterzeugung (fractional-N-PLLs) können Sigma-Delta-Modulatoren im Rückkopplungszweig verwendet, um zwischen den in fractional-N-PLLs alternierend verwendeten Teilerverhältnissen umzuschalten. Vorteil von fractional-N-PLLs ist das geringere Phasenrauschen und die für eine gleichbleibende Ausgangsfrequenz höhere maximale Schleifenbandweite, da ein höherer Referenztakt verwendet werden kann als bei gewöhnlichen PLLs [1]. Die Umschaltung des Teilerverhältnisses bedeutet jedoch eine zusätzliche Quelle für Rauschen. Durch die Steuerung der Umschaltung des Teilerverhältnisses mittels eines Sigma-Delta-Modulators kann jedoch die Eigenschaft des Noise-Shapings benutzt werden, um das Phasenrauschen weg von der Ausgangsfrequenz der fractional-N-PLL zu verschieben, wo es durch die Tiefpasswirkung der PLL gefiltert werden kann." (nicht signierter Beitrag von 89.247.56.201 (Diskussion) 13:40, 27. Jun. 2010 (CEST))

Hi, folge dem Motto: WP:SM.--wdwd 16:35, 27. Jun. 2010 (CEST)
Okay, habe ich gemacht. Sorry, leider keinerlei Wiki-Erfahrung und wollte nicht gleich wie der Bulle aufs Gatter stürzen. Vermute, das kann dann weg aus der Diskussionsseite? (nicht signierter Beitrag von 89.247.18.53 (Diskussion) 17:08, 29. Jun. 2010 (CEST))
Hi, das kann stehen bleiben. - wenn es zu viele Beiträge werden, werden alte Diskussionsbeiträge bei Bedarf automatisch/halbautomatisch archiviert, so wie beispielhaft auf dieser Diskussionseite.--wdwd 18:59, 29. Jun. 2010 (CEST)

Weblink brauchbar?

[1] habe ich mir noch nicht näher angeschaut, scheint aber vom Überfliegen brauchbar zu sein. -- Pemu 16:31, 23. Aug. 2010 (CEST)

Und was haltet Ihr von diesem hier? [2] -- Pemu 13:27, 10. Feb. 2011 (CET)

Ausgangssignal

Ich habe da ein paar Fragen, zu denen ich im Artikel nichts finde, speziell zum ΔΣ-ADU:

  1. Was ist eigentlich das Ausgangssignal? Ist das ein 1-Bit-Datenstrom, der erst gezählt werden muss? Oder entsteht eine Parallel-Struktur?
  2. Welches ist der Unterschied zwischen einem Komparator und einem "Quantizer"? Quantisiert der Quantizer zu einer Ein-Bit-Information (wie gezeichnet) oder einer Mehr-Bit-Information (wie ich mir einen Quantisierer bisher vorstelle)?
  3. Welcher Verfahrensschritt oder welches Bauteil führt dazu, dass zum Schluss die Information nicht mehr aus 1 Bit, sondern 12 oder mehr Bits besteht?
  4. Ändert sich das Ausgangssignal nach jeder Abtastung (mit einer gewissen Verzögerung) oder in größeren zeitlichen Abständen (beispielsweise nach einer Zähldauer)? --Saure 12:36, 6. Mär. 2011 (CET)
Zu 1.: Erste Frage: Je nachdem. Am "Quantizer" im Bild fallen 1-Bit-Daten ab (Direct Stream Digital). Will man PCM-Daten haben, so sorgt der "Digitalfilter" (der dann mit passender Wortbreite rechnen muss, nicht nur mit einem Bit) dafür, dass die Daten tiefpassgefiltert werden und man somit durch Weiterverwenden bloß jedes nten Wortes (Unterabtastung) Daten mit der gewünschten Auflösung (zeitlich wie auch amplitudenmäßig) erhält. (Durch die Filterung wird trotz Unterabtastung die Nyquist-Grenze eingehalten.) Die anderen Fragen verstehe ich nicht. @Saure, was meinst Du mit Zählen, was mit der entstehenden Parallel-Struktur?
Zu 2.: Erste Frage: Ich stelle mir das als das gleiche vor. Zweite Frage: Bei einem 1-Bit-Modulator wird eine 1-Bit-Information erzeugt. Man kann auch Multibit-Modulatoren (im Artikel derzeit nicht behandelt) konstruieren, dann sind es mehrere Bits. Dazu passend muss die Rückkopplung auch mit entsprechend mehr Bits arbeiten.
Zu 3.: Das macht der Digitalfilter; siehe Antwort zu 1.
Zu 4.: Im Prinzip nach jeder Abtastung. Ich weiß nicht, was Saure mit Zähldauer meint.
ΔΣ-Modulatoren haben eine typische (im Vergleich zu anderen Umsetzer-Topologien eher große) Durchlaufverzögerung. Aus diesem Grunde nimmt man für Regelkreise mitunter nicht gerne ΔΣ-Modulatoren, da man damit eine zusätzliche Totzeit in das System einbauen würde.
-- Pemu (Diskussion) 02:50, 28. Dez. 2016 (CET)
@Saure, ist der Artikel jetzt verständlicher? -- Pemu (Diskussion) 23:59, 28. Dez. 2016 (CET)
@Pemu: Dank für deine Antwort! Die Fragen sind bald 6 Jahre alt; seitdem habe ich dieses Verfahren zur Seite gelegt. Eine qualitativ angemessene Antwort ist mir nach so langer Zeit noch nicht wieder möglich.
Das ΔΣ-Verfahren baut vermutlich auf dem Ladungsbilanzverfahren auf; die Eingangsstufen – Integrator, Komparator – sind gleich. Beim Ladungsbilanzverfahren entstehen Impulse, deren Häufigkeit durch Zählung während einer betimmten Dauer bestimmt wird. Daran knüpfte meine Frage nach der Zähldauer an.
Dieser Zähler über n Binär-Stellen hat am Ausgang das, was ich als Parallel-Struktur mit n Leitungen bezeichnet habe. Das Bild 1 zur Delta-Sigma-Modulation hat einen einzigen Strich an Ausgang. Ist das wirklich nur eine Leitung, oder steckt in diesem Strich die angefragte Parallel-Struktur aus n Leitungen? Ich sehe noch nicht, wo letztlich das n-stellige Digitalsignal heraus kommt. Es grüßt dich der Saure 18:34, 30. Dez. 2016 (CET)
Sorry für die Verzögerung.
Auf dem "Bild 1" siehe den Block rechts, "Digitalfilter": Sein Eingang links ist m bit breit, der Ausgang hat n bit. n ist die von Saure erfragte Anzahl an Binärstellen des Ausgangs. m ist hier 1. Bei (derzeit hier noch nicht behandelten) Multibit-Modulatoren ist m größer als 1.
Und zum Thema Zählen: Saure, mach Dich frei von Zähldauern. Unabhängig davon, dass der ganze Umsetzer synchron aus einem Taktsignal betrieben werden kann: Betrachte den Filter als unabhängig und nebenläufig von den Komponenten weiter links auf dem Bild. Der Filter glättet die ganze Zeit den zwar schnellen, aber sehr grobstufigen Signalverlauf aus dem "Quantizer". Der Filter kann sogar analog sein, aber dann kommt natürlich ein Analogsignal raus.
HTH -- Pemu (Diskussion) 13:10, 30. Apr. 2017 (CEST)

Bilder

Bei den beiden Diagrammen für Modulator-Varianten ist nicht offensichtlich, ob sie sich auf A/D-Wandlung und/oder D/A-Wandlung beziehen. Das sollte in der Bildunterschrift erwähnt werden. Falls sich die Diagramme allein auf A/D-Wandlung beziehen, wäre es sehr nützlich, ein ähnliches Diagramm für die D/A-Variante hinzuzufügen.

Das ist im Prinzip egal. Ganz genau genommen gilt das Bild für Analog-Digital-Umsetzung. Bei Umsetzung nach Analog muss das "Digital" beim Filter weg. Und bei Umsetzung von Digital muss der 1-Bit-DAC durch eine Multiplikation+Addition ersetzt werden, so dass aus 0 am Eingang das kleinstmögliche Wort der PCM-Eingangsdaten wird und aus 1 das größte. Bei 16-Bit Werten mit Vorzeichen wird aus der 0 also −32768 und aus 1 wird +32767. Das ist mit dem im Text erwähnte Zuordner gemeint. Ich finde die Formulierung etwas unglücklich (und es dünkt mich, dass ich das mal verbrochen habe). -- Pemu (Diskussion) 02:15, 28. Dez. 2016 (CET)

Ausgänge mit mehreren Signalstufen (> 1-bit)

Die Darstellung im Artikel liest sich so, als ob der Ausgang des Wandlers immer und ausschließlich 1-bit Daten (also ein zweistufiges Signal) liefert - mehrstufige Ausgänge werden nicht erwähnt.

Dabei werden Implementierungen mit drei- oder vierstufigen Ausgängen in der Literatur beschrieben, z.B.

u.v.a. mehr. Sie sind relativ einfach, z.B. mit FPGAs, zu implementieren. Das Signalrauschverhältnis steigt mit der Zahl der Signallevel; eine Reduktion der Oversamplingrate kann mittels Erhöhung der Signalstufen ausgeglichen werden. Dieselbe, unvollständige Darstellung findet sich auch hier: Analog-Digital-Umsetzer#Delta-Sigma-Verfahren. Gruß, --Burkhard (Diskussion) 00:30, 15. Jan. 2017 (CET)

Vermutlich meint Burkhard nicht den Ausgang, sondern das Bitstromsignal. Dass die Multibit-Wandler nicht dargestellt sind, ist mir auch schon aufgefallen. Ich denke, es ist fürs grundsätzliche Verständnis nicht notwendig, daher habe ich mich noch nicht genötigt gefühlt, daran etwas zu ändern.
Lieber @Burkhard, ich habe mir die Weblinks nicht angeguckt, aber: Nur zu! -- Pemu (Diskussion) 09:21, 31. Jan. 2017 (CET)
Gemeint ist der Ausgang, der entweder ein- oder mehrstufige Signale liefert. Letzteres wird bei mehrstufigen Signalen wohl als "Wordstream" bezeichnet. Mein Problem, die 1-Bit Story ist so tief in den Artikel hineingewoben, dass ich nicht recht weiss, wo und wie folgender Abschnitt am besten im Text eingefügt werden sollte. Gruß, --Burkhard (Diskussion) 23:47, 7. Feb. 2017 (CET)
Delta-Sigma-Modulatoren lassen sich auch mit mehr als zwei Signalstufen realisieren. So können z.B. mit einem zwei Bit breiten Wortstrom vier analoge Signalstufen generiert werden. Mit der Wortbreite erhöht sich das Signalrauschverhältnis des Modulators; entsprechend kann eine Verringerung der Abtastrate durch eine höhere Wortbreite ausgeglichen werden.[1]
  1. ↑ Paul Horowitz, Winfield Hill: The Art of Electronics. 3. Ausgabe, Cambridge University Press, 2015. S. 933. ISBN 978-0-521-80962-9

Erster Abschnitt

Im ersten Abschnitt steht: "...welche sich von der Deltamodulation ableitet". Wenn sich die Delta-Sigma-Modulation von der Deltamodulation ableitet, wäre es schön wenn der Unterschied beschrieben wird. Ich würde schreiben: "Die Delta-Sigma-Modulation erzeugt aus einem deltamodulierten Signal eine binäre Folge." oder so ähnlich.

Prinzip falsch beschrieben

Bild 1: Grundsätzliches Blockschaltbild eines ΔΣ-Modulators erster Ordnung mit digitalem Ausgang.

Die Beschreibung passt nicht zum Bild: Die Beschreibung erwähnt eine Taktrate mit der Abgetastet wird, die Darstellung ist aber ein Modulator der einen 1-Bit Wertedisktreten aber analogen also nicht-Zeitdiskreten Bitstrom abliefert (PPM). Ein nachgeschalteter "Filter" der wie gezeigt ohne Rückkopplung zum Addierer Arbeitet kann keine Zeitdiskretisierung vornehmen, das ist nicht möglich, und so funktioniert es auch nicht. Richtiger wäre hervorzuheben, dass Sigma-Delta-Umsetzer 1-bit Wertediskret bei gleichzeitiger 2^n-facher Überabtastung arbeiten, während der klassische lineare Wandler mit n-fach Wertediskret und 1-fach Zeitdiskret arbeiten. Signaltheoretisch ist das zunächst gleichwertig. Hier wäre ein Hinweis auf das Shannon-Hartley-Gesetz sinnvoll, das genau dies erklärt. Der Vorteil dieses Verfahren ist, dass die Zeitdiskretisierung bei der Skalierung (mehr Informationsgehalt) ein deutlich kleiners Problem bei der Umsetzung darstellt als eine Wertediskretisierung. Die Vorteile durch Überabtastung + Noiseshaping können auch andere Wandler nutzen, ist also nicht Verfahrensspezifisch. Andere Wandler benötigen zum Beispiel am Eingang eine Sample & Hold Glied, das macht bei der Skalierung für hohe Auflösungen kombiniert mit hoher Bandbreite Probleme. Daneben fehlt dann vielleicht auch der Vergleich mit anderen gängigen Verfahren, slope Wandler, SAR Wandler, oder ein Verweis auf sowas...

Es fehlt mir hier eine deutliche Klassifizierung als zu den rückgekoppelten Umsetzern gehörend.

Merkmal dieses Verfahrens ist hohe Linearität, fehlen von "missing codes". Da sich Jitter im Taktsignal negativ auswikt ist ein jitterfreies Signal Bedingung dafür. Dafür wird in den Wandlern ein nicht unerheblicher Aufwand getrieben (Taktaufbereitung). Das sollte, meine ich erwähnt werden.


Der Begriff wurde meines Wissens durch H. Inose und J. Yasuda 1963 geprägt, das sollte man vielleicht gleich am Anfang erwähnen, hier die Quelle: H. Inose and Y. Yasuda, "A unity bit coding method by negative feedback," in Proceedings of the IEEE, vol. 51, no. 11, pp. 1524-1535, Nov. 1963. doi: 10.1109/PROC.1963.2622 keywords: {Negative feedback;Pulse modulation;Delta modulation;Frequency;Signal processing;Sampling methods;Digital modulation;Phase change materials;Dynamic range;Modulation coding}, URL: http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=1444552&isnumber=31054

Zunächst mal ist bei der Darstellung einfach das Taktsignal geschlabbert worden. Das im Hinterkopf, und es sollte klar sein.
Soweit ich das Shannon-Hartley-Gesetz verstanden habe, beschreibt es nicht die signaltheoretische Gleichwertigkeit, sondern gibt allenfalls eine Schranke an, die hier der Plausibilitätskontrolle dienen kann. Aber so richtig schlau bin da auch nicht.
Ebenso beim Noiseshaping: Wie setzt man es bei anderen Verfahren ein? Soweit ich das verstanden habe, ergibt sich das Noiseshaping doch durch die Rückkopplung des Restfehlers.
-- Pemu (Diskussion) 22:50, 18. Sep. 2019 (CEST)
Das ist korrekt das Shannon-Hartley-Gesetzt beschreibt nicht direkt die Gleichwertigkeit, aber die lässt sich damit zeigen. Der Informationsgehalt des Datenstroms ist Abtastrate×Quantisierungsstufen. Solange das Produkt konstant ist bleibt der Informationsgehalt konstant. Der wesentliche Punkt ist aber, der Modulator alleine liefert ein PCM Signal, das ist analog und ich würde das nicht als Bitstrom bezeichnen, denn Bitstrom=»Folge von Bits«, und Bit=»kleinste informatioinsheit«. Genau diese Bits lassen sich hier aber nicht bestimmen. Die Taktung in der Rückkopplung ist elementar, erst damit erhält man einen Bitstrom, also ein zeitdiskretes Signal. Ich finde das ist für das Verständnis fundamental und sollte beschrieben sein. Noise shaping kann grundsätzlich auch als ein digitales Filterverfahren eingesetzt werden ohne Rückkopplung an den Umsetzer.
10:55, 19. Sep. 2019‎ Benutzer:Schwender Diskussion Beiträge‎ [Unterschrift von Pemu nachgetragen]
Ich habe mir mal eine Einrückung erlaubt. Nur, damit wir uns nicht missverstehen. Ein PCM-Signal (also mit gewichteten Bits, die Ziffern einer binären (bspw. 16-Bit-)Zahl darstellen erscheint erst hinter dem Filter. Der eigentliche Modulator, damit meine ich den Entscheider (samt Rückumwandlung) und den Integrator in ihrer Rückkopplungsanordnung, produziert zwar Bits, aber kein PCM-Signal. Ansonsten verstehe ich nicht genau, was Du schreibst: „ein PCM-Signal, das analog ist …“; „… würde ich nicht als Bitstrom bezeichnen, aber durch die Taktung erhält man einen Bitstrom.“
-- Pemu (Diskussion) 12:44, 19. Sep. 2019 (CEST)
PS: Bitte in der Disk. mit "-- ~~~~" unterschreiben. -- Pemu (Diskussion) 12:46, 19. Sep. 2019 (CEST)
Man sollte hier vielleicht mal digitale und analoge Modulatoren unterscheiden. Erste sind getaktet und liefern einen mit dem Takt gerasterten Datenstrom, zweite sind ungetakt und haben ein weicheres Spektrum. Tonstudio96 (Diskussion) 01:53, 27. Mai 2022 (CEST)
Abgerufen von „https://de.wikiup.org/index.php?title=Diskussion:Delta-Sigma-Modulation&oldid=223195291“