Arm Cortex-M

aus Wikipedia, der freien Enzyklopädie
(Weitergeleitet von STM32)

Arm Cortex-M (in älterer Schreibweise ARM Cortex-M) ist eine Familie von IP-Cores primär für 32-Bit-Mikrocontroller, die vom Unternehmen ARM entwickelt wird und an verschiedene Hersteller lizenziert wird. Der Kern stellt eine Reduced Instruction Set Computer (RISC) dar, ist ein Teil der ARMv6- bzw. Armv7-Architektur[1] und unterteilt sich in aufsteigender Komplexität in die Einheiten Cortex-M0,[2] Cortex-M0+,[3] Cortex-M1,[4] Cortex-M3,[5] Cortex-M4[6], Cortex-M7 und die auf der Armv8-Architektur basierenden Cortex-M23,[7] und Cortex-M33.[8]

Arm Cortex-M0 und M3-basierte Microcontroller von NXP und Silicon Laboratories. Zum Größenvergleich: das Gehäuse ganz links hat eine Kantenlänge von 7 mm; das daneben einen Pinabstand von 0,5 mm

Allgemeines

ARM Limited stellt selbst keine Mikroprozessoren bzw. Microcontroller her, sondern lizenziert den Kern an Hersteller und Chipproduzenten, sogenannte

integrated device manufacturers

(IDM), welche den eigentlichen ARM-Kern um eigene und herstellerspezifische Peripherie wie z. B. Controller Area Network (CAN), Local Interconnect Network (LIN), Universal Serial Bus (USB), I²C-Bus, Serial Peripheral Interface (SPI), Serielle Schnittstellen, Ethernet-Schnittstellen, Pulsweitenmodulation-Ausgänge, Analog-Digital-Wandler, Universal Asynchronous Receiver Transmitter (UART) und viele weitere erweitern. Diese Einheiten werden über den Advanced Microcontroller Bus Architecture (AMBA) an den ARM-Kern angeschlossen. ARM Limited bietet für den Kern verschiedene Lizenzmodelle an, welche sich in den Kosten und Umfang der zur Verfügung gestellten Daten unterscheiden. In allen Fällen wird das Recht gewährt, eigene Hardware mit ARM-Prozessoren frei vertreiben zu dürfen.

Die "Arm Cortex-M"-Prozessoren sind für den Lizenznehmer als IP-Core in der Hardwarebeschreibungssprache Verilog verfügbar und können mittels Logiksynthese als digitale Hardwareschaltung abgebildet werden, um dann entweder in Field Programmable Gate Arrays (FPGAs) oder Anwendungsspezifische integrierte Schaltungen (ASICs) eingesetzt zu werden. Je nach Lizenzmodell ist entweder die Verwendung des IP-Core gestattet (IP-Core Lizenz) oder aber es kann eine vollkommen neue, eigene Mikroarchitektur entwickelt werden, die die ISA von ARM implementiert (Architektur-Lizenz). Bei Besitz beider Lizenzen ist auch das Erweitern und Verändern der IP-Cores möglich. Vorteile der Architekturlizenz sind, dass für Hersteller neben der Integration eigener Peripherie auch andere Erweiterungen wie eigene Maschinenbefehle, Integration spezieller Debugschnittstellen oder aufgrund einer eigenen Architektur eine Optimierung für einen bestimmten Einsatzzweck (wie beispielsweise Mobilgeräte) möglich werden.

Befehlssatz

Die Prozessoren Cortex-M0 und M1 basieren auf einer ARMv6-M Architektur,[9] die Cortex-M3 auf einer Armv7-M Architektur,[10] und die Cortex-M4 sowie Cortex-M7 auf einer Armv7E-M Architektur.[10] Die Unterschiede betreffen primär den Befehlssatz und die zur Verfügung stehenden Maschinenbefehle. Die Linien sind so festgelegt, dass die binären Maschinenbefehle aufwärts kompatibel sind, das heißt, ein Maschinenprogramm von einem Cortex-M0 oder M1 ist ohne Veränderung auch auf einem Cortex-M3, M4 oder M7 lauffähig. Umgekehrt können nicht alle Befehle des Cortex-M3, M4 oder M7 auf der Cortex-M0 oder M1 ausgeführt werden.[9][10]

Alle Prozessoren aus der Cortex-M-Familie unterstützen die Basisbefehle aus dem so genannten Thumb-Befehlssatz, dem Thumb-2-Befehlssatz, und bieten zusätzlich eine Multipliziereinheit in Hardware. M0 und M1 fehlen allerdings im Thumb-Befehlssatz neuere Erweiterungen wie die Befehle CBZ, CBNZ und IT, welche erst in der später entwickelten Armv7-M-Architektur verfügbar sind. Und der Thumb-2-Befehlssatz ist auf einige wenige Befehle wie BL, DMB, DSB, ISB, MRS und MSR limitiert.[9][10] Die Einschränkungen bei M0 und M1 sind Folge der Vorgabe, die Chipfläche möglichst klein zu halten.

Cortex-M3, mit größerer Chipfläche, umfasst den vollständigen Thumb- und Thumb-2-Befehlssatz, bietet darüber hinaus einige spezielle Instruktionen, eine eigene Divisionseinheit in Hardware und kann mathematische Befehle wie Addition statt mit Überlauf auch mit Sättigung behandeln, was insbesondere im Bereich der Signalverarbeitung von Bedeutung ist. Cortex-M4 erweitert diese Möglichkeiten um einige spezielle Befehle, wie sie bei digitalen Signalprozessoren (DSP) üblich sind, und bietet optional eine Gleitkommaeinheit für die Bearbeitung von Gleitkommazahlen nach der Norm IEEE 754 für einfache Genauigkeit.[9][10] Der Cortex-M7 erweitert die Gleitkommaeinheit für die Bearbeitung von Gleitkommazahlen für doppelte Genauigkeit.[11]

Cortex-M-Familie, Befehlsätze
ARM
Cortex-M		 Thumb Thumb-2 Hardware-
Multiplizierer		 Hardware-
Dividierer		 DSP-
Erweiterung		 Sättigungs-
arithmetik		 Gleitkomma-
einheit		 TrustZone ARM-
Architektur
Cortex-M0 Größtenteils Teilmenge 1 oder 32 Zyklen nein nein nein nein nein ARMv6-M[9]
Cortex-M1 Größtenteils Teilmenge 3 oder 33 Zyklen nein nein nein nein nein ARMv6-M[9]
Cortex-M3 Vollständig Vollständig 1 Zyklus ja nein teilweise nein nein Armv7-M[10]
Cortex-M4 Vollständig Vollständig 1 Zyklus ja ja ja Optional nein Armv7E-M[10]
Cortex-M7 Vollständig Vollständig 1 Zyklus ja ja ja Optional nein Armv7E-M[10]
Cortex-M23 Vollständig Vollständig 1 oder 32 Zyklen ja nein nein nein ja Armv8-M Baseline[12]
Cortex-M33 Vollständig Vollständig 1 Zyklus ja ja ja Optional ja Armv8-M[12]
ARM-Cortex-M-Optionen[9][10]
Typ SysTick-
Timer		 Bit-Banding Speicherschutz
(MPU)
Cortex-M0 Optional nein nein
Cortex-M1 Optional nein nein
Cortex-M3 ja Optional Optional
Cortex-M4 ja Optional Optional
Cortex-M7 ja Optional Optional

Die meisten Cortex-M3 und -M4-Chips bieten Bit-Banding. Dies bedeutet, dass bestimmte Bits im Speicher auf eine eigene Word-Adresse gemappt und dadurch einfacher angesprochen werden können. Es ist nicht zu verwechseln mit Bit-Banging. Ob die Funktion aber auf einer konkreten Cortex-M-Implementierung tatsächlich vorhanden ist, sollte im Einzelfall geprüft werden.[13]

Typen

Dieser Artikel oder Abschnitt besteht hauptsächlich aus Listen, an deren Stelle besser Fließtext stehen sollte. Bitte hilf Wikipedia, das zu verbessern. Mehr zum Thema ist hier zu finden.

Cortex-M0

Besonderheiten

Besonderheiten des Cortex-M0 sind:

  • ARMv6-M-Architektur[9]
  • Von-Neumann-Architektur (anders als M3 und M4)[14]
  • Wake-Up-Interrupt-Controller[14]
  • Befehlssatz
    • Thumb – fast vollständig bis auf CBZ, CBNZ, IT.
    • Thumb-2 – Teilmenge bestehend aus BL, DMB, DSB, ISB, MRS, MSR.
    • 32-bit-Multipliziereinheit, zur Synthese wählbar mit einem Zyklus, was eine größere Chipfläche bedingt, oder mit 32 Zyklen und weniger Chipfläche.
  • 3-stufige Pipeline

Implementierungen

Unter anderem bieten folgende Halbleiterhersteller Cortex-M0 basierende Mikrocontroller an:

Cortex-M0+

Besonderheiten

Besonderheiten des Cortex-M0+ sind:

  • ARMv6-M-Architektur[9]
  • Von-Neumann-Architektur (anders als M3 und M4)[15]
  • Wake-Up-Interrupt-Controller[15]
  • Interrupt-Vektor-Tabellen-Verschiebung ins RAM[15]
  • Befehlssatz
    • Thumb – fast vollständig bis auf CBZ, CBNZ, IT.
    • Thumb-2 – Teilmenge bestehend aus BL, DMB, DSB, ISB, MRS, MSR.
    • 32-bit-Multipliziereinheit, zur Synthese wählbar mit einem Zyklus, was eine höhere Chipfläche bedingt, oder mit 32 Zyklen und weniger Chipfläche.
  • 2-stufige Pipeline

Implementierungen

Unter anderem bieten folgende Halbleiterhersteller Cortex-M0+ basierende Mikrocontroller an:

Cortex-M1

Besonderheiten

Besonderheiten des Cortex-M1 sind:

  • ARMv6-M-Architektur[9]
  • Befehlssatz
    • Thumb – fast vollständig bis auf CBZ, CBNZ, IT.
    • Thumb-2 – Teilmenge bestehend aus BL, DMB, DSB, ISB, MRS, MSR.
    • 32-bit-Multipliziereinheit, zur Synthese wählbar mit einem Zyklus, was eine höhere Chipfläche bedingt, oder mit 32 Zyklen und weniger Chipfläche.

Implementierungen

Unter anderem bieten folgende Halbleiterhersteller von Field Programmable Gate Array (FPGA) sogenannte Soft-Cores für ihre Logikbausteine an:

Cortex-M3

Cortex M3 in einem Mikrocontroller von NXP, Typ LPC1768

Besonderheiten

Besonderheiten des Cortex-M3 sind:[5]

  • Armv7-M-Architektur[10]
  • Befehlssatz
    • vollständiger Thumb-Befehlssatz
    • vollständiger Thumb-2-Befehlssatz
    • 32-bit-Multipliziereinheit mit einem Zyklus, 2 bis 12 Zyklen langer Divisionsbefehl, Mathematische Funktionseinheit mit Überlauf- oder Sättigungseigenschaft.
  • 3-stufige Pipeline mit Sprungvorhersage
  • 1 bis 240 physikalische Hardwareinterrupt, eine spezielle Form von Interrupts mit 12 Zyklen Latenz.
  • Verschiedenartiger Bereitschaftsbetrieb (Sleep Modes)
  • Speicherschutzeinheit (MPU) mit 8 Regionen als Option
  • 1,25 DMIPS pro MHz Taktfrequenz
  • herstellbar mit 90 nm-Halbleitertechnologie.[16]
  • Fläche am Chip für den Kern: 0,12 mm²

Implementierungen

Unter anderem bieten folgende Halbleiterhersteller Cortex-M3 basierende Mikrocontroller an:

Cortex-M4

Besonderheiten

Im Aufbau entspricht der Cortex-M4 einem M3, welcher um spezielle DSP-Befehle und optional eine Gleitkommaeinheit erweitert ist. Cortex-M4 mit Gleitkommaeinheit wird als Cortex-M4F bezeichnet. Besonderheiten des Cortex-M4 sind:[6]

  • Armv7E-M Architektur[10]
  • Befehlssatz
    • vollständiger Thumb-Befehlssatz
    • vollständiger Thumb-2-Befehlssatz
    • 32-bit-Multipliziereinheit mit einem Zyklus, 2 bis 12 Zyklen langer Divisionsbefehl, mathematische Funktionseinheit mit Überlauf- oder Sättigungseigenschaft.
    • DSP-Erweiterungen: 16/32-bit MAC-Befehl mit einem Zyklus, 8/16-Bit SIMD-Arithmetik.
    • optionale Gleitkommaeinheit mit der Bezeichnung FPv4-SP, IEEE-754 kompatibel.
  • 3-stufige Pipeline mit Sprungvorhersage
  • 1 bis 240 physikalische Hardwareinterrupt, eine spezielle Form von Interrupts mit 12 Zyklen Latenz.
  • verschiedenartiger Bereitschaftsbetrieb (
    Sleep Modes
    )
  • Speicherschutzeinheit (MPU) mit 8 Regionen als Option
  • 1,25 DMIPS pro MHz Taktfrequenz (1,27 DMIPS / MHz mit FPU)

Implementierungen

Unter anderem bieten folgende Halbleiterhersteller Cortex-M4 basierende Mikrocontroller an:

Cortex-M7

Besonderheiten

Dieser Artikel oder nachfolgende Abschnitt ist nicht hinreichend mit Belegen (beispielsweise Einzelnachweisen) ausgestattet. Angaben ohne ausreichenden Beleg könnten demnächst entfernt werden. Bitte hilf Wikipedia, indem du die Angaben recherchierst und gute Belege einfügst.

Im Vergleich zum Cortex-M4 wurde der M7 mit einer längeren Dual-Issue-Pipeline für höhere Taktfrequenzen, einem neu konzipierten Speichersystem u. a. mit L1-Caches und TCMs, einer Verdoppelung der DSP-Performance gegenüber dem M4 und einem optionalen Lockstep ausgestattet. Besonderheiten des Cortex-M7 sind:[11]

  • Armv7E-M Architektur[10]
  • Befehlssatz
    • vollständiger Thumb-Befehlssatz
    • vollständiger Thumb-2-Befehlssatz
  • L1-Caches für Befehle und Daten von jeweils 4–64 kB
  • TCM für Befehle und Daten jeweils 0–16 MB
  • insgesamt 6 Speicherschnittstellen, davon 2 × 64 bit und 4 × 32 bit
  • 32-bit-Multipliziereinheit mit einem Zyklus, 2 bis 12 Zyklen langer Divisionsbefehl, mathematische Funktionseinheit mit Überlauf- oder Sättigungseigenschaft.
  • DSP-Erweiterungen: 16/32-bit MAC-Befehl mit einem Zyklus, 8/16-Bit SIMD-Arithmetik.
  • Gleitkommaeinheit mit der Bezeichnung FPv5, IEEE-754 kompatibel, mit Instruktionen für einfache Genauigkeit (32 Register á 32 bit) oder optional, je nach Implementierung, auch doppelte Genauigkeit (16 Register á 64 bit).[17]
  • 6-stufige Dual-Issue-Pipeline mit Sprungvorhersage
  • 1 bis 240 physikalische Hardwareinterrupt, eine spezielle Form von Interrupts mit 11–12 Zyklen Latenz.
  • verschiedenartiger Bereitschaftsbetrieb (
    Sleep Modes
    )
  • Speicherschutzeinheit (MPU) mit 8 oder 16 Regionen als Option[18]
  • optional Lockstep mit zwei unabhängig arbeitenden Cores
  • maximale Taktfrequenz 1 GHz
  • 2,14 DMIPS pro MHz Taktfrequenz

Implementierungen

Bislang bieten nur wenige Hersteller Cortex-M7 basierende Mikrocontroller an:

Entwicklungswerkzeuge

Entwicklungsboard mit Cortex-M3 Typ LPC1343 von NXP

Als integrierte Entwicklungsumgebungen steht unter anderen die GNU Toolchain mit Eclipse zur Verfügung. Daneben gibt es noch verschiedene kommerzielle Angebote beispielsweise von IAR oder Keil. Als Betriebssysteme können unter anderem Echtzeitbetriebssysteme wie embOS,[23] FreeRTOS, OpenRTOS, SafeRTOS oder SCIOPTA[24] verwendet werden. Auf Prozessoren mit externem Speicherinterface ist es auch möglich, µClinux auszuführen. Als Debugger für die JTAG-Schnittstelle sind unter anderem der GNU Debugger in Verbindung mit OpenOCD für die Hardwareanbindung verfügbar.

Die Dokumentation ist sehr umfangreich. Insbesondere sind die Kernfunktionen der Cortex-M-Familie in den Unterlagen von ARM beschrieben und für alle Implementierungen identisch. Die diversen konkreten Hardwareimplementierungen und herstellerspezifische Erweiterungen sind hingegen in den jeweiligen Herstellerunterlagen beschrieben.

Literatur

  • Joseph Yiu: The Definitive Guide to the ARM Cortex-M0. 2. Auflage. Newnes, 2011, ISBN 978-0-12-385477-3, S. 552.
  • Joseph Yiu: The Definitive Guide to the ARM Cortex-M3. 2. Auflage. Newnes, 2009, ISBN 978-1-85617-963-8, S. 479.

Weblinks

Cortex-M-Serie ARM-Website ARM-Core Arm-Architektur
M0 M0 Cortex™-M0 Revision: r0p0 - Technical Reference Manual (PDF; 472 kB) ARMv6-M
M0+ M0+ Cortex-M0+ Revision: r0p1 Technical Reference Manual (PDF; 427 kB) ARMv6-M
M1 M1 Cortex™-M1 Revision: r1p0 - Technical Reference Manual (PDF; 943 kB) ARMv6-M
M3 M3 Cortex™-M3 Revision: r2p1 - Technical Reference Manual (PDF; 889 kB)
Cortex™-M3 Revision: r1p1 - Technical Reference Manual (PDF; 2,1 MB)		 Armv7-M
M4 M4 Cortex®-M4 Revision: r0p1 - Technical Reference Manual (PDF; 813 kB)
Cortex™-M4 Technical Reference Manual ARM DDI 0439B Errata 01 (PDF; 121 kB)		 Armv7E-M
M7 M7

Einzelnachweise

  1. ↑ Cortex-M0, -M0+ und -M1 zählen zur ARMv6-Architektur und Cortex-M3 und -M4 zur Armv7-Architektur.
  2. ↑ Cortex-M0 m0 r0p0 Technical Reference Manual; ARM Holdings. (PDF; 461 kB)
  3. ↑ Cortex-M0+ m0p r0p0 Technical Reference Manual; ARM Holdings. (PDF; 417 kB)
  4. ↑ Cortex-M1 m1 r1p0 Technical Reference Manual; ARM Holdings. (PDF; 943 kB)
  5. ↑ a b Cortex-M3 m3 r2p0 Technical Reference Manual; ARM Holdings. (PDF; 2,4 MB)
  6. ↑ a b Cortex-M4 m4 r0p1 Technical Reference Manual; ARM Holdings. (PDF; 914 kB)
  7. ↑ Cortex-M23. Abgerufen am 2. März 2018.
  8. ↑ Cortex-M33. Abgerufen am 2. März 2018.
  9. ↑ a b c d e f g h i j ARMv6-M Architecture Reference Manual; ARM Holdings.
  10. ↑ a b c d e f g h i j k l ARMv7-M Architecture Reference Manual; ARM Holdings.
  11. ↑ a b ARMs Cortex-M7 - der Schlüssel zu sicherheitskritischen Anwendungen?. Frank Riemenschneider, elektroniknet.de. Abgerufen am 24. September 2014.
  12. ↑ a b ARMv8-M Architecture Reference Manual, Ausgabe A.d. Abgerufen am 3. März 2018.
  13. ↑ Cortex-M3 Embedded Software Development; App Note 179; ARM Holdings. (PDF; 179 kB)
  14. ↑ a b ARMs Mini-Core soll MCU-Markt neu definieren. Frank Riemenschneider, elektroniknet.de. Abgerufen am 27. Mai 2010.
  15. ↑ a b c ARM stellt kleinsten 32-bit-Core aller Zeiten vor. Frank Riemenschneider, elektroniknet.de. Abgerufen am 13. März 2013.
  16. ↑ Arm Cortex-M3 Specifications, ARM Holdings, engl.
  17. ↑ ARM Information Center. Abgerufen am 24. Februar 2017.
  18. ↑ Arm Cortex-M7 Devices Generic User Guide: 4.6.1. MPU Type Register. In: infocenter.arm.com. Abgerufen am 30. September 2016.
  19. ↑ atmel.com
  20. ↑ st.com
  21. ↑ Kinetis® V Series: Real-time Motor Control & Power Conversion MCUs based on Arm® Cortex®-M0+/M4/M7|NXP. Abgerufen am 25. Januar 2018.
  22. ↑ Cypress Traveo™ II 32-bit Arm Automotive Microcontrollers (MCUs). Abgerufen am 13. Juni 2021.
  23. ↑ segger.com RTOS.
  24. ↑ sciopta.com RTOS; IEC61508.


Liste der ARM-Prozessoren


ARM1-Familie

ARMv1 (ARM1)

ARM2-Familie

ARMv2 (ARM2) | ARMv2a (ARM250)

ARM3-Familie

ARMv2a (ARM2a)

ARM6-Familie

ARMv3 (ARM60, ARM600, ARM610)

ARM7-Familie

ARMv3 (ARM700, ARM710, ARM710a, ARM7100, ARM7500, ARM7500FE)

ARM7TDMI-Familie

ARMv4T (ARM7TDMI, ARM7TDMI-S, ARM710T, ARM720T, ARM740T) | ARMv5TEJ (ARM7EJ-S)

StrongARM-Familie

ARMv4 (SA-110, SA-1110)

ARM8-Familie

ARMv4 (ARM810)

ARM9TDMI-Familie

ARMv4T (ARM9TDMI, ARM920T, ARM922T, ARM940T)

ARM9E-Familie

ARMv5TE (ARM946E-S, ARM966E-S, ARM968E-S, ARM996HS) | ARMv5TEJ (ARM926EJ-S)

ARM10E-Familie

ARMv5TE (ARM1020E, ARM1022E) | ARMv5TEJ (ARM1026EJ-S)

ARM11-Familie

ARMv6 (ARM1136J-S, ARM1136JF-S) | ARMv6T2 (ARM1156T2-S, ARM1156T2F-S) | ARMv6KZ (ARM1176JZ-S, ARM1176JZF-S) | ARMv6K (ARM11 MPCore)

Cortex-A-Familie

ARMv7-A (Cortex-A5, Cortex-A7, Cortex-A8, Cortex-A9, Cortex-A12, Cortex-A15, Cortex-A17) | ARMv8-A (Cortex-A35, Cortex-A53, Cortex-A57, Cortex-A72, Cortex-A73)

Cortex-M-Familie

ARMv6-M (Cortex-M0, Cortex-M0+, Cortex-M1) | ARMv7-M (Cortex-M3, Cortex-M4) | ARMv8-M (Cortex-M23, Cortex-M33, Cortex-M35P) | ARMv8.1-M (Cortex-M55)

Cortex-R-Familie

ARMv7-R (Cortex-R4, Cortex-R4F)

Programmierbare Logik


Konzepte

ASIC • SoC • FPGA (CLB) • CPLD • EPLD • PLA • PAL • GAL • PSoC • Reconfigurable Computing (Xputer) • Soft microprocessor • Circuit underutilization • High-level synthesis • Hardwarebeschleunigung

Programmiertechnik

Masken-programmiert • Antifuse • EPROM • E²PROM • Flash • SRAM

Programmiersprachen

Verilog (A, AMS) • VHDL (AMS, VITAL) • SystemVerilog (DPI) • SystemC • AHDL • Handel-C • PSL • UPF • PALASM • ABEL • CUPL • OpenVera • C to HDL • Flow to HDL • MyHDL • JHDL • ELLA

Hersteller

Accellera • Actel • Achronix • AMD • Aldec • Atmel • Cadence • Cypress • Duolog • Forte • Intel (Altera) • Lattice • National • Mentor Graphics • Microsemi • Signetics • Synopsys (Magma, Virage Logic) • Texas Instruments • Tabula • Xilinx

Produkte
Hardware

iCE • Stratix • Cyclone • Arria • Max • Kintex • Zynq • Virtex

Software

Intel Quartus Prime • Xilinx ISE • Xilinx Vivado • ModelSim • VTR

IP
Proprietär

ARC • ARM Cortex-M • PowerPC • LEON • LatticeMico8 • MicroBlaze • PicoBlaze • Nios • Nios II

Open-Source

JOP • LatticeMico32 • OpenCores • OpenRISC • RISC-V • Zet

Abgerufen von „https://de.wikiup.org/index.php?title=Arm_Cortex-M&oldid=220284865#Implementierungen“