Integrationsdichte

aus Wikipedia, der freien Enzyklopädie
Dies ist die aktuelle Version dieser Seite, zuletzt bearbeitet am 28. September 2017 um 11:23 Uhr durch imported>Pittimann(445977) (Änderungen von 84.170.55.130 (Diskussion) auf die letzte Version von 2003:6C:CA16:D509:D0D9:2B41:C24E:38F0 zurückgesetzt).
(Unterschied) ← Nächstältere Version | Aktuelle Version (Unterschied) | Nächstjüngere Version → (Unterschied)

Die Integrationsdichte (früher auch Packungsdichte) bezeichnet die Anzahl von Transistoren pro Flächeneinheit auf integrierten Schaltkreisen.

Aufgrund der stetigen Skalierung der Halbleiterbauelemente (vorrangig Transistoren) mikroelektronischer Schaltungen wird der Begriff meist nur im Zusammenhang mit den jeweils aktuell höchstintegrierten Prozessoren genannt. Dabei werden jedoch weniger konkrete Zahlen genannt als auf allgemeine Tendenzen hingewiesen. So folgt beispielsweise aus dem mooreschen Gesetz, dass sich die Integrationsdichte von CPUs alle 12 Monate (ab 1975 alle 24 Monate) verdoppelt.

Bei gleicher Chipfläche ermöglichen Schaltungen mit höherer Integrationsdichte einen höheren Integrationsgrad (Komplexität einer elektrischen Schaltung). Da die Chipflächen von Technologieknoten zu Technologieknoten für vergleichbare Produkte in der Regel ähnlich bleiben, werden die Begriffe in der Literatur häufig gleichbedeutend genutzt.

In Anlehnung an die ICs wird der Begriff der Integrationsdichte auch auf die Integration von Bauelementen bei Leiterplatten übertragen