Diskussion:Dynamic Random Access Memory/Archiv

Diese Seite ist ein Archiv abgeschlossener Diskussionen. Ihr Inhalt sollte daher nicht mehr verändert werden. Benutze bitte die aktuelle Diskussionsseite, auch um eine archivierte Diskussion weiterzuführen.

Um einen Abschnitt dieser Seite zu verlinken, klicke im Inhaltsverzeichnis auf den Abschnitt und kopiere dann Seitenname und Abschnittsüberschrift aus der Adresszeile deines Browsers, beispielsweise

[[Diskussion:Dynamic Random Access Memory/Archiv#Thema 1]]

oder als Weblink zur Verlinkung auVorlage:SSerhalb der Wikipedia

https://de.wikiup.org/wiki/Diskussion:Dynamic_Random_Access_Memory/Archiv#Thema_1

Klein „k“ vs. groß „K“

Wenn man in Formelsammlungen nachguckt, dann wird „Kilo“ mit einem kleinen „k“ abgekürzt. Welches Genie kommt da auf die Idee, das „Kilo“ der Infoheinis mit einem großen „K“ abzukürzen? Und hat schon mal jemand bei ISO nachgeguckt, wie es dorten steht (in Bezug auf Info-Technik)? Das wär doch mal eine Idee - oder? Beim „Mega“ ists was anderes. Das wurde bislang immer groß geschrieben, meint --Harald Wehner 00:29, 26. Nov. 2006 (CET)

Hab grad selbst nachgeguckt: IEC ist hat mal wieder mit einem grandiosen Standard-Vorschlag diese Diskussion vorneweg abgewürgt: In Binärpräfix wird alles wunderbar dargestellt. Also: „Ki“ für „Kilo“, „Mi“ für „Mega“, „Gi“ für „Giga“, „Ti“ für „Terra“. Dann ändert mal schön... --Harald Wehner 00:38, 26. Nov. 2006 (CET)

Siehe dortigen Artikel und die Diskussion dazu, leider (oder eher zum Glück) sind diese Bezeichnungen so gut wie ungebräuchlich und damit auch im Artikel unpassend. --fubar 01:09, 26. Nov. 2006 (CET)

Das mit dem k und K gibt es doch schon mindestens seit weiterer Verbreitung der Mikroprozessoren. Da wurde plötzlich klar, dass es ein ekliges Durcheinander der Faktoren 1000 und 1024 gab und das herbe Konflikte heraufbeschwören konnte. Zumindest beim k ergab sich (im Gegensatz zum M, wie korrekt erwähnt) da die Möglichkeit, das bisher unbenutzte K für den abweichenden Faktor 1024 einzuführen. Ob das damals jemand beschlossen und verordnet hat, oder ob sich das irgendwie schleichend in den allgemeinen Gebrauch eingebracht hat, weiß ich auch nicht. Auf jeden Fall schreiben ca. 90 % der mir bekannten Leute und Publikationen 1 KB für 1024 Byte. --PeterFrankfurt 01:31, 27. Nov. 2006 (CET)

Techno-Kauderwelsch

Wie der Erstkommentierende schon anmerkte, ist der Artikel (noch immer!) "Techno-Kauderwelsch". Ich kann leider mit Sätzen wie «'Wordlines' verbinden alle Steuerelektroden der Auswahltransistoren in einer Zeile, 'Bitlines' verbinden alle Source-Gebiete der Auswahltransistoren einer Spalte"» nicht besonders viel anfangen. Was sind denn bitte "Source-Gebiete der Auswahltransistoren"?

Der Artikel liest sich teilweise so, als ob der englische Artikel durch Babelfish gejagt wurde.

Ich möchte damit keinesfalls sagen, dass für diesen Artikel keinerlei Voraussetzungen an technischem Grundwissen gestellt werden sollten - allerdings ist doch der Zweck von Wikipedia, dass auch Leute ohne Elektrotechnikstudium einen solchen Artikel verstehen können sollten. Oder irre ich da?

--Structed 17:25, 29. Nov. 2006 (CET)

Nun ja, gerade die englischen Wissenschaftsautoren werden ja dafür gerühmt, dass sie viel verständlicher schreiben würden als deutsche. Dann müsste es ja eher von Vorteil sein, wenn direkt von ihnen übersetzt würde... Aber es gibt halt irgendwo Grenzen für Populärwissenschaft, und diese Bitfummelei innerhalb eines DRAM-Chips ist so wild, dass auch ich hier schon einiges durcheinandergeschmissen habe, obwohl ich mich für sachkundig halte. (Was z. B. noch gar nicht erwähnt ist, dass die Adressen intern absichtlich nochmal wirr verwürfelt werden, um Beeinflussungen von Nachbarzellen aufeinander zu minimieren...) Also vielleicht rafft sich jemand mal auf und schreibt es klarer, aber versprechen kann man gerade bei dieser Materie hier nicht sehr viel. --PeterFrankfurt 21:36, 29. Nov. 2006 (CET)

Mit "Der Artikel liest sich teilweise so, als ob der englische Artikel durch Babelfish gejagt wurde." meinte ich eigentlich, dass es sich so liest als ob Babelfish es übersezt hätte = wirr ;-) Der Englische Artikel über DRAM ist deutlich leichter zu verstehen. Ich werdemich daher eventuell demnächst hinsetzen und es auch versuchen, besser zu schreiben. --Structed 09:47, 30. Nov. 2006 (CET)

Fragwürdige Sprachmischung im Lemma. Umbenennen?

Ich finde es ausgesprochen fragwürdig, eine aus dem Englischen stammende Bezeichnung teilweise ins Deutsche zu übersetzen, wie das im Lemma geschieht. Entweder ganz oder gar nicht, finde ich. Alles andere führt zu Kauderwelsch. Im vorliegenden Fall würde ich für die englische Variante plädieren, weil sie in der Fachsprache gebräuchlicher ist (die Verwendung der Abkürzung ist ohnehin die Regel, kaum jemand schreibt den Begriff aus). Die Übersetzung sollte im ersten Absatz gegeben werden, und zwar die ganze Übersetzung. Was denkt Ihr? Stefan 14:49, 15. Jan. 2007 (CET)

Da sich "Dynamischer Speicher mit wahlfreiem Zugriff" bescheiden anhört, plädiere ich auch für eine Verschiebung nach Dynamic Random Access Memory odr noch besser Dynamic random access memory (wie im englischen). Allerdings kann man auch den Hauptartikel gleich unter der Abkürzung DRAM anlegen, so wie es die meisten anderen Lexika auch machen --Cepheiden 15:48, 15. Jan. 2007 (CET)

Ich stimme Cepheiden uneingeschränkt zu. Dynamisches Random Access Memory->DRAM - Appaloosa 17:14, 15. Jan. 2007 (CET)

Erledigt. DRAM ging nicht, da schon vorhanden. Stefan 10:32, 16. Jan. 2007 (CET)

Ja ist schon eine Weiterleitungsseite. Müsste man einen Löschantrag mit der Begründung erstellen und dann wenn es gelöscht wurde, verschieben. --Cepheiden 11:50, 16. Jan. 2007 (CET)

Schaltbild?

Mir fällt gerade auf, dass es keinerlei Schaltbild einer DRAM-Speicherzelle gibt. Sie unterscheidet sich ja deutlich von einem Flip-Flop. Könnte das jemand, der näher dran ist, vielleicht ergänzen? Womöglich incl. Historie, wie es früher und heute aussah? Und womöglich auch noch, wie diese Spalten- und Zeilenverstärker ausgeführt sind? --PeterFrankfurt 20:13, 17. Jan. 2007 (CET)

Du meinst sowas wie auf der englischen WP? - Appaloosa 20:21, 17. Jan. 2007 (CET)

Oh, guter Tipp. Vielleicht raffe ich mich ja mal auf, das selber rüberzuholen. Wenn jemand schneller ist, geht das natürlich auch. --PeterFrankfurt 20:36, 17. Jan. 2007 (CET)

Ah, wunderbar. Nur finde ich die beiden Bilder zu den Ranks sehr eigentümlich beschriftet: Die Pfeile für Steuerleitungen und Takt (äh, Takt?) zeigen ins Leere bzw. auf den Datenbus... --PeterFrankfurt 23:44, 18. Jan. 2007 (CET)

Schlechte Struktur

Die beiden Artikel Random Access Memory und Dynamic random access memory sind chaotisch aufgeteilt. Die Erklärung von RAS und CAS sind jeweils genau falschrum auf die beiden Artikel verteilt. Chaos! Dies habe ich jetzt mal in beide Artikel gepostet, damit es mal jemand merkt. --PeterFrankfurt 23:47, 15. Mär. 2007 (CET)

So, ich habe jetzt mal ein bisschen repariert. Ein paar Angaben zur Adressierung sind jetzt hier in etwas verschiedenen Formen aber doppelt und dreifach gemoppelt, d. h. ein weiterer Überarbeitungsschritt muss die Struktur hier noch sauber ziehen. Die verschiedenen Refresh-Verfahren könnten auch noch ausführlicher erörtert werden, incl. Timing-Diagrammen. --PeterFrankfurt 16:25, 16. Mär. 2007 (CET)

Burst-Betrieb?

Ist denn der gute alte Burst-Modus (einmaliges Anlegen des RAS-Adressteils und dann nur noch mit CAS-Impulsen die ganze Zeile aus dem Zeilenpuffer rausschieben ohne weiteren Zugriff auf die eigentlichen Speicherzellen) nicht mehr aktuell? Der Prefetch-Mechanismus scheint mir was anderes zu sein. Oder ist der Burst heutzutage selbstverständlich intern mit dabei in den 4/2/2/2-Zyklenspecs? Hmm, die sind ja auch noch gar nicht erklärt; da sie ein wichtiges Element der Geschwindigkeitsspecs sind, bräuchten wir die irgendwann auch noch. Viel zu tun. --PeterFrankfurt 22:38, 30. Mär. 2007 (CEST)

--Staro1 00:58, 5. Apr. 2007 (CEST)=== Burst-Betrieb - er lebt noch ... === Hallo, der "gute Alte Burst" bei dem man die **ganze** Zeile (**ohne** erneute Angabe der Columnadresse) austakten konnte - den gabs tatsächlich. Du hast da völlig recht. Ich kann mich noch vage daran erinnern. Ich habe mir zur Kontrolle by Micron (die haben auf www.micron.com eine gut gepf--Staro1 00:58, 5. Apr. 2007 (CEST)legte Homepage mit allen Datenblättern - nur der FPM-/EDO-Dram ist dort nicht mehr verfügbar) schnell je ein Datenblatt von jedem Typ angeschaut. Der full-page-burst-Modus ist mit dem SDRAM begraben worden ... (R.I.P.)

• Der SDRAM hatte wählbare Burstlängen von 1, 2, 4, 8 und "full page"
• Der DDR1-SDRAM hatte nur noch 2, 4 und 8
• Der DDR2-SDRAM hatte nur noch 4 und 8
• Der DDR3-SDRAM hätte eigentlich nur noch eine Burstlänge von 8 haben sollen, aber man hat sich da noch einen "Burst-Chop-Modus" ausgedacht, mit dem aus dem DRAM-Kern zwar die Daten für einen 8er-Burst ausgelesen werden, von denen aber dann nur die Hälfte aus dem DRAM herausgetaktet wird.

Nach wie vor gilt aber: Solange man Daten (z.B. mit mehreren 4er-Bursts) aus der gleichen Zeile ausliest, greift man nicht auf die "eigentlichen Speicherzellen" erneut zu, sondern man schaltet nur die Ausgänge anderer Latches auf den Datenbus. D.h. man liest nach wie vor aus den Latches.

Prefetch und Burst sind (von "außen" gesehen) in der Tat zwei unterschiedliche Dinge, für den DRAM "intern" aber eng verwandt. Gut daß Du nachgefragt hast. Mir ist aufgefallen, daß das Thema "Was passiert bei einem Burst intern" auf der Page nicht geklärt ist. Das sollte vor einer Diskussion eines Prefetches geschen.

• Von "außen" sieht man vor allem die vom Benutzer programmierte Burstlänge. Für BL=4 werden nach dem Einlesen einer Zeile in den Leseverstärker (=Latches) sofort für jeden Datenpin alle 4 Bits aus den Latches ausgewählt und (zum sekundären Leseverstärker und dann zum Schieberegister zur Ausgabe) weitergeleitet. Von außen ist der Prefetch nur daran erkennbar, daß er die minimale Burstlänge bestimmt (vgl. obige Aufzählung)
• "Intern" ändert sich durch die Einführung eines Prefetches nicht allzuviel. Bei einem DDR-2 DRAM (Prefetch=4) werden dann schlicht 4 (BL) x 4 (Prefetch) = 16 Bits auf einen Schlag aus den Latches ausgelesen. Intern wird bei diesem Beispiel bei einem Prefetch=4 die interne Datenbusbreite um einen Faktor 4 verbreitert (bei nahezu unveränderter interner Datenrate). Um die vierfache Menge an Daten "loszuwerden" wird das Schiebregister an den Datenpins dann mit dem vierfachen der internen Datenrate betrieben.

Die Zyklenspecs (4-2-2-2) sind auch noch nicht erklärt. Da hast Du völlig recht. Ob da der Burst schon enthalten ist ? Muß ich mich noch schlau machen. Der erste Parameter ist die CAS-Latenz, der zweite ist t_RCD, der dritte ist t_RP und der vierte ...???

Ich habe bei meinen gestrigen Änderungen auf einmal die Einblendung "Die Seite ist 32kB groß !" beim Abspeichern der Seite bekommen. Ich deute das als Hinweis darauf, daß die Seite eine gewisse Grenze erreicht hat, an der entweder der Leser keine Lust mehr hat, sie zu Ende zu lesen, oder aber die Seite besser in Unterthemen aufgespaltet werden soll... ich werde aber erstmal dennoch die noch fehlenden Informationen hinzufügen ohne mich um die Meldung zu kümmern.

"Viel zu tun" - Da kann ich Dir nur beipflichten. Ich finde dazu die Diskussion hier mit Dir dabei aber ausgesprochen hilfreich und fruchtbar ! Schönen Gruß, --JürgenZ. 14:52, 31. Mär. 2007 (CEST)

Mach Dir wegen der 32k-Meldung keine zu großen Sorgen. Das ist eine "sollte"-Grenze. Es gibt genügend Artikel, die diese Grenze um ein Vielfaches überschreiten, weil es einfach so viel zu sagen gibt. Und da ich nicht sehe, wie man diesen Artikel sinnvoll aufspalten könnte, wird er halt auch ein bisschen größer, alles kein Beinbruch. --PeterFrankfurt 22:02, 31. Mär. 2007 (CEST)

OK.

Ich habe gerade einen Abschnitt zum Thema 'Redundanz' eingefügt. Zuvor hatte ich noch ein paar Timing-Diagramme (für einen asynchronen DRAM) gezeichnet, in denen die diversen Refreshmodi dargestellt sind. Da diese Diagramme spezifisch für einen FPM-/EDO-DRAM sind und der Artikel ohnehin schon recht lang ist, habe ich sie auf der Seite des EDO-DRAM eingefügt und auf hier nur entsprechende Links gesetzt. Schönen Gruß, --JürgenZ. 22:00, 4. Apr. 2007 (CEST)

Speichermodul

Dieser Aertikel sollte sich auf den chip beschränken. --Staro1 00:58, 5. Apr. 2007 (CEST)

Ich habe gesehen, daß Du weitgehend alle Modulthemen ausgelagert hast. Am Ende des DRAM-Artikels stehen noch 6 Tabellen. Die letzten 5 davon beschreiben Eigenschaften des Memory-Busses in Applikationen (Datentransferraten von Modulen - nicht DRAMs).

→ Wären die nicht auch besser in dem ausgelagerten Teil über Module aufgehoben ?

Ansonsten habe ich noch den ausstehenden Absatz über den „Burst“ eingefügt und bebildert.

Schönen Gruß, --JürgenZ. 01:15, 13. Apr. 2007 (CEST)

Auswahl der gewünschten Spaltenauswahlleitung

Im Text heißt es: "Dieser wählt aus den üblicherweise 2^m angeschlossenen Spaltenauswahlleitungen eine aus und aktiviert diese. In einem zweiten Schritt wird im Block Spaltenauswahl eine kleine Untermenge von k Bitleitungen aus der Menge der k * 2^m Bitleitungen mit den k Datenleitungen verbunden. Diese werden abschließend von einem weiteren Schreib-/Leseverstärker (nicht eingezeichnet) verstärkt."

Wieso wird eine Untermenge von k Bitleitungen aus der Menge k * 2^m ausgewählt? m steht doch schon fest (steht im Satz vorher)? --77.7.8.250 21:12, 2. Dez. 2007 (CET)

Also dieselben m Adressleitungen werden ja im Multiplex zuerst mit den Spaltenadressen (CAS) belegt, da wird also eine von den 2^m ausgewählt. Dann wird statt CAS nun RAS aktiviert, und dieselben m Leitungen adressieren nun die Zeilen, wieder 2^m. Zusätzlich verfügen viele Bausteine aber noch über mehr als einen Datenpin, nämlich k Stück, wodurch der Faktor k (und zwar nur einmal) auch noch einfließt. Erscheint für mich korrekt. --PeterFrankfurt 00:38, 3. Dez. 2007 (CET)

Es geht doch hier (bei dem kopierten Text) nur noch um die Spaltenauswahl, oder? Ich wähle eine der m-Spaltenleitungen aus (im Spaltendekoder). Dann stehen doch die k-Leitungen, auf denen die Daten dann rauskommen schon fest!

Nach dem Text wählt man eine der 2^m Leitungen aus und dann k aus k * 2^m. --194.95.60.65 12:29, 3. Dez. 2007 (CET)

Ok, ok. Der wichtige Punkt ist, dass man bei CAS eben nicht nur 2^m Spaltenleitungen hat, sondern k*2^m. Und von denen werden durch die Spaltendekodierung nicht nur eine, sondern k Stück gleichzeitig ausgewählt und mit den Ein-/Ausgängen verbunden. Oder eben, wie es die Artikelformulierung versucht zu sagen: Wir aktivieren eine von 2^m Spalten, die enthält dann aber nicht nur ein Bit, sondern k davon. Vielleicht müssen wir doch mal an der Formulierung drehen. Sachlich ist das schon ok, aber wenn man wie Du über sowas stolpert, zeigt das, dass es da noch Verbesserungsmöglichkeiten gibt. --PeterFrankfurt 01:44, 4. Dez. 2007 (CET)

So, ich habe das mal umformuliert. Besser? --PeterFrankfurt 01:49, 4. Dez. 2007 (CET)

Also so ist es für mich auf jeden Fall verständlicher. Danke für die Umformulierung. --77.7.9.172 14:04, 4. Dez. 2007 (CET)

DRAM ist anfällig für Datendiebstahl

siehe [1] – 91.4.0.10 23:35, 21. Feb. 2008 (CET)

Das ist zwar technisch korrekt, dass DRAMs ihren Zustand ggf. viel länger halten, bloß das braucht man doch nichtmal: Einfach eine Reset-Taste drücken (falls nicht vorhanden, geht das auch per Software-Tool) und dann in ein anderes Betriebssystem booten (Speichertest kann man stoppen per Leertaste), das das RAM möglichst in Ruhe lässt, also z. B. eine schlanke MS-DOS-Variante. Also wie gesagt, man braucht gar nicht länger den Strom abzuschalten. Vieles, was man sucht, findet man aber auch gar nicht im RAM, so dass man so auch nicht alles knacken kann. --PeterFrankfurt 00:55, 22. Feb. 2008 (CET)

Neue Grafiken

• 

  DRAM-Zelle in Planattechnologie

• 

  DRAM-Zelle in Stapeltechnologie

• 

  DRAM-Zelle in Grabentechnologie

Hallo, ich habe heute Grafik zur den drei grundlegenden DRAM-Zellen-Arten erstellt. Wenn ihr der Meinung seit die Grafik sind ok, würde ich sie gern in den Artikel einbauen bzw. gegen Bild:Speicherzelle.svg austauschen. --Cepheiden 16:52, 23. Feb. 2008 (CET)

Geil, von mir aus gerne. --PeterFrankfurt 22:34, 23. Feb. 2008 (CET)

Lesbarkeit

denkt mal einer an die "Omi zuhause" - da sind imho viel zu viele unerklärte (=unverlinkte) Fachkürzel drin. (nicht signierter Beitrag von TheK (Diskussion | Beiträge) 13:32, 14. Jun. 2004 (CEST))

Bis auf den Artikelanfang ein übles Techno-Kauderwelsch... wer sich auskennt möge bitte so lieb sein und mal aufräumen. -- 82.82.146.239 02:21, 7. Sep 2004 (CEST)

Überarbeien

Cycle Length ist nicht CAS sondern CAS + RAS ! --Staro1 02:20, 23. Jan 2006 (CET)

nehm ich zurück, nicht sorgfältig gelesen, siehe aber unten--Staro1 02:00, 27. Jan 2006 (CET)

(von der Diskussionsseite Cycle Length hierhin per C + P übernommener Beitrag von Staro1 (Diskussion | Beiträge) 16:48, 14. Mär. 2006 (CET))

Umbenennung

Ich schlage eine Verschiebung zum korrekten deutschen Lemma Taktdauer vor. Gibt es Einwände? Stern 01:52, 27. Jan 2006 (CET)

Einwand: nicht identisch mit Taktdauer, die Länge des CL wird in Anzahl Takten gemessen.

Das Problem dieses Artikels ist m.E. das er völlig isoliert steht da die ganze Refresh-Funktion bei DRAM fehlt.--Staro1 01:58, 27. Jan 2006 (CET)

(von der Diskussionsseite Cycle Length hierhin per C + P übernommener Beitrag von Staro1 (Diskussion | Beiträge) 16:48, 14. Mär. 2006 (CET))

Für Laein nicht verständlich

Gemessen wird die zeitliche Verzögerung in Taktschritten zwischen der Gültigkeit des CAS-Signals (also nach RAS-Precharge-Time und RAS-to-CAS-Delay) und der Bereitstellung der Daten auf dem Datenbus.

Bis auf Datenbus ist keiner verwendeten Fachausdrücke intern verlinkt, SO versteht das nur ein Fachmann. WEr nimmt sich der Sache mal an? cAS und RAS-Precharge-Time und RAS-to-CAS-Delay haben ofensichtlich keine eigenen Artikel, wer kann ganze deutlicher formulieren? Ergänzer 14:29, 14. Mär 2006 (CET)

(von der Diskussionsseite Cycle Length hierhin per C + P übernommener Beitrag von Staro1 (Diskussion | Beiträge) 16:48, 14. Mär. 2006 (CET))

Sachliche Fehler & schwer zu durchschauende Struktur

Hallo Peter Frankfurt, Cepheiden, ich kann "82.82.146.239" bei seinem Kommentar nur beipflichten - ("Techno-Kauderwelsch" ... "bitte so lieb sein und mal aufräumen"). In der Tat birgt der Artikel meiner Meinung nach

• einige Fehler inhaltlicher Art
• einige Flüchtigkeitsfehler (Spalten & Zeilen werden oft verwechselt, ebenso CAS und RAS)
• Die Struktur wirkt immer noch etwas bunt zusammengewürfelt.

(Ich möchte nicht wissen, wie der Artikel aussah, als "82.82.146.239" ihn be-/abwertete.) Ich glaube, daß daran aber noch einiges zu korrigieren und zu verbessern ist. Ich würde gerne daran mitarbeiten, glaube aber nicht, daß es mit ein paar neu gesetzten Kommas und kleinen Korrekturen zu machen ist. Warum, möchte ich unten kurz noch darstellen. In einer Einleitung der Wikipedia stand, daß man größere Änderungen erst mal diskutiert, bevor man mit dem großen Besen anrollt.

Ich versuche mal alles aufzuzählen, was verbesserungswürdig erscheint. In Kursiv sind die Zitate dargestellt.

Sachliche Fehler

• Beispielsweise sind bei vielen Mikroprozessoren die Register als dynamische Speicherzellen ausgeführt.

Sind wirklich DRAM-Zellen als Register in Verwendung ? Gibt es dafür eine Referenz ? Ich würde noch glauben, daß der CPU-Cache mit DRAMs aufgebaut ist, aber bei Registern kann ich mir nur statische Speicher vorstellen.
- Nein, das wäre eine so genannte "statische CPU", die man aus diesem Grunde bis unter 1 Hz runtertakten könnte. Praktisch alle heutigen CPUs verwenden dynamische Register und sind aus diesem simplen Grund mit einer Mindesttaktfrequenz spezifiziert, da müsste man deren Datenblätter zitieren.

• Diese Struktur ist nicht herstellerspezifisch, sondern wird vom Industriegremium JEDEC, [...] festgelegt.

In einer JEDEC-Spec steht, wie der DRAM-Chip sich extern darstellt und verhält. Wie das Zellenfeld intern aufgebaut ist (ob ich an eine Bitleitung nun 256 oder 512 Bits hänge) ist völlig herstellerspezifisch. Nur ob oberster Ebene (Anzahl der Bänke, Pagelänge) haben die JEDEC-Vorgaben eine Auswirkung auf das hierarchische Layout.

• Seine [gemeint ist der FET] geringe Eigenkapazität bildet dabei den Kondensator."

Das ist definitiv nicht so. Der Kondensator wird entweder neben den FET 6-7um tief in das Substrat "gebohrt" ("Trench-Technologie") oder aber über den FET aufgebaut ("Stack-Technologie")
- Ups, das ist nicht von mir, sollte man aber tatsächlich korrigieren.

• Jeweils mehrere tausend Speicherzellen sind in einer Matrixanordnung verschaltet.

Hier ist man mittlerweile wohl bei Millionen angekommen.
- Hmm, ich ahne, dass da jemand meinte, dass konkrete RAMs meist (transparent nach außen) intern noch in kleinere Submatrizen gegliedert sind. Ich setze das mal so rein.

• Beim Bild mit der 1T1C-Zelle muß der untere Anschluß des Kondensators nicht auf Masse liegen - er liegt stattdessen auf halber Bitleitungsspannung um die Maximalfeldstärke zwischen beiden Platten zu verringern (ansonsten Gefahr der Beschädigung des Oxids & Leckströme). Acuh der Pfeil am Transistor gehört bei einem MOSFET nicht dahin wo er eingezeichnet ist (er gehört zum - nicht eingezeichneten - Substratanschluß)
  - Da halte ich mich mal raus, zu wenig Ahnung von diesem Detail.
• Jedes Modul nimmt einen bestimmten Anteil der Datenleitungen in Anspruch

Meiner Ansicht nach nimmt ein DDR-/DDR2-Modul alle 64 oder 72 Datenleitungen eines Speicherkanals in Anspruch, oder ?

• Mit einem zusätzlichen Eingangspin wird die augenblickliche Funktion als RAS [...] oder CAS [...] innerhalb der Speichermatrix festgelegt. [...] RAS und CAS bilden also die zwei Hälften des Adressbusses.

Nun, früher gab es tatsächlich mal zwei Pins, die genau diese Funktion hatten (bei asynchronen DRAMs). Bei synchronen DRAMS gibt es zwar zwei Pins mit diesem Namen, nur besitzen diese auch noch andere Funktionen. Hier müßte man die Adressierung und die Kommandodecodierung mal klarer formulieren. RAS und CAS sind auch nie Teile des Adressbusses gewesen. Das sind externe Steuersignale.
- Hab ich mal in simplifizierter Ausführung eingebaut. Die Unterscheidung synchrones/asynchrones DRAM müsste dann jemand ergänzen.

• Meistens wird zuerst die RAS-Adresse [..] angelegt [..]Es gibt jedoch speziell zum Refresh mit dem CAS-before-RAS-Refresh auch die genau umgekehrte Reihenfolge.

Hier vermischt der Schreiber das "RAS"-Signal und die "Row"-Adresse. Grundsätzlich wird zuerst immer die Row-Adresse angelegt. Was der Schreiber meinte waren wohl die "RAS" und "CAS"-Signale (Beim CBR-Refresh wird nämlich überhaupt keine Adresse angelegt). Darüberhinaus verliert die Angabe der zeitlichen Aufeinanderfolge der RAS- und CAS-Signale beim CBR-Refresh im Zeitalter der synchronen DRAMs seinen Sinn: Beim "CBR-Refresh-Kommando" sind beide Signale gleichzeitig (synchron zur steigenden Clockflanke) anzulegen.
- Das habe ich verzapft. Ok, erst kommen die Adresssignale selbst, dann das RAS- oder CAS-Signal. Die anderen Feinheiten müsste jemand mal ergänzen.

• Für einenSDRAM-Chip mit DRR2-533, der also eine Taktfrequenz von 133 MHz hat im DDR2-Modus 4 Datenwörter pro Takt übertragt [...].

Ein DDR2-533 hat eine Taktfrequenz von 533 MHz / 2 = 266 MHz. Und er überträgt pro Takt auch nur 2 bits/pin und keine 4 Wörter.
- Das war ich wieder mal nicht, muss ich mal schauen. Ah, da ist vom kompletten DIMM die Rede, formuliere ich etwas um.

• Zum Thema Puffer: Diese entkoppeln den Daten- und Adressbus des Moduls vom externen Bus, so daß [..].

Hier bin ich mir nicht ganz sicher, ob nicht nur die Adressleitungen gepuffert werden. Da eine Adressleitung an alle 8 oder 16 Chips auf einem Modul angeschlossen wird, ist diese Leitung hochkapazitiv belastet. Eine Datenleitung eines Moduls wird (bei einem single-Rank-Modul) dagegen nur an genau einem Chip angeschlossen - dadurch bleibt die kapazitive Belastung der Datenleitungen gering. Gibt es für diesen Punkt - bezogen auf die Datenleitungen - eine Referenz ?
- Nee, ich glaube, es geht auch um die Datenleitungen, weil die ja auch alle parallelgeschaltet werden und bei dem hohen Fan-Out relevant werden. Aber ganz sicher bin ich mir auch nicht. Da stand vor wenigen Monaten einiges in der c't.

• Bei den Erweiterten Adressierungsarten / Prefetch fehlt es auch ein bißchen an Klarheit: Beim SDR wurden aus dem Speicher 1 Bit pro Pin für einen Clockzyklus ausgelesen, beim DDR-1 waren es 2 Bits pro Pin für einen Clockzyklus, beim DDR-2 waren es 4 Bits für die nächsten 2 Clockzyklen und beim DDR-3 werden es 8 Bits für die nächsten 4 Clockzyklen sein.
• Die Begrenzung auf diese Anzahl ist notwendig [...] "Page miss" (ungültig) an den Prozessor.

Dieser ganze Absatz vermengt drei Dinge, die nichts miteinander zu tun haben: Prefetch, Auffrischen der Speicherzellen und "Page hit/miss"-Signale des Controllers. Der Prefetch wurde von 1 auf 2 auf 4 auf 8 auf ... erhöht, damit bei extern jeweils verdoppelter Datenrate die interne Datenrate in erster Näherung gleich bleiben kann. Mit dem Refresh hat das nichts zu tun.

• Zum Thema Refresh: Technisch sind dazu im Speicherchip im Zeilenkodierer [...] für jede einzelne Zeile zusätzliche Latch-Register vorgesehen.

Im Zeilenkodierer ("Row-Decoder") ist ein derartiges Latch Fehl am Platz - das Latch ist der Leseverstärker ("Sense-Amplifier") und der hängt nun mal an den Bitleitungen ("Column" = Spalten) und nicht an den Wortleitungen ("Row" = Zeilen).
- Da bin ich mir aber ziemlich sicher, dass ich RAS und CAS da nicht verwechselt habe: Mit CAS, also der Spaltenadressierung, wird der zu refreshende Speicherbereich festgelegt, eine bestimmte CAS-Adresse wählt aber erstmal die komplette Spalte aus, die aus einzelnen Zeilenbuts zusammengesetzt ist, also sind die Latches im Zeilenpuffer. - Und zu den Leseverstärkern: Gibt es da nicht doch eigene Latches, wenn man sich mal den Burst-Mode anschaut, in dem ja aus der selben Zeile nach und nach immer mehr Bits geholt werden, ohne Neuladen aus dem eigentlichen Array? ::(nicht signierter Beitrag von JürgenZ. (Diskussion | Beiträge) 20:10, 24. Mär. 2007 (CET))

Obige Kommentare hinter den "-" zu den Punkten stammen von mir: --PeterFrankfurt 22:23, 24. Mär. 2007 (CET)

[...]

Ich bin erst zur Hälfte durch den Artikel durch und habe noch nichts zu dessen Struktur gesagt. Ich breche hier einfach mal die "Reparaturliste" ab.

Ich hoffe, ich konnte klar machen, daß es mit ein bißchen "herumfeilen" und "verspachteln" nicht zu richten ist. Ich würde gerne den Artikel von Grund auf neu überdacht, strukturiert und mit verläßlichen Fakten versehen sehen. Dazu würde ich gerne beitragen.

Ist klar. Anscheinend gibt es hier nur wenige echte Fachleute auf dem Gebiet. Ich bin auch nur halbgebildet und habe mich bemüht (s. o. meine eigenen Klagelaute), wenigstens ein paar Verbesserungen zu bewirken. Aber da stoße ich halt bald an meine Kompetenzgrenzen. Trau Dich doch selbst, das zu korrigieren. --PeterFrankfurt 22:23, 24. Mär. 2007 (CET)

Frage an euch: wie gehen wir das Thema an ?

• Artikel komplett löschen, dann eine neue Struktur überlegen, diese diskutieren und dann mit neuen Inhalten füllen
• Artikel erst mal so lassen und auf dieser Diskussionsseite komplett überarbeitete Kapitel zur Diskussion stellen und danach einhängen ?
• ... ?

Die Struktur wurde jetzt schon mehrfach um und umgegraben, und jedes Mal gab es anscheinend größere Kollateralschäden, die zu reparieren dann wieder viel Zeit und Energie brauchte. Das würde ich nicht leichtfertig nochmal empfehlen. Also bin ich eher für die vorsichtige Vorgehensweise. --PeterFrankfurt 22:23, 24. Mär. 2007 (CET)

Schönen Gruß, --JürgenZ. 20:10, 24. Mär. 2007 (CET)

Hi, also ich hab den Artikel noch nciht wirklich gelesen. In Sachen Ansteuerung und Standards fehlen mit mir da auch einiges. Einzig zur Allegemeinen Erklärung oder zu Herstellung könnte ich etwas beitragen. Achso falls du doch Lust hast zu sehen, wie der Artikel früher aussah bzw. was sich seitdem geändert hat. --Cepheiden 19:55, 25. Mär. 2007 (CEST)

Hallo Peter, ich habe mir Deine Kommentare zu meinen Kommentaren / Fragen angesehen und bin auch mit Deinem Vorschlag einverstanden, den Artikel schrittweise zu verbessern. Ich werde dann so in den nächsten Wochen Schritt für Schritt insbesondere zu den Grundlagen des DRAMs etwas dazuschreiben (Die Modulthemen lasse ich erst mal so wie sie sind). Aus den Grundlagen des DRAMs kann man dann leichter ableiten, warum der DRAM so ist wie er ist (warum immer noch so langsam, wozu schrittweise anwachsende Burstlänge, ...) Schönen Gruß, --JürgenZ. 11:25, 25. Mär. 2007 (CEST)

Ja fein, hört sich hochinteressant an. --PeterFrankfurt 22:54, 25. Mär. 2007 (CEST)

Timings sind generell nicht gut/verständlich erklärt

Ich denke, man sollte sich ein Beispiel an en:Memory timings nehmen. --80.109.39.94 05:31, 29. Sep. 2011 (CEST)

Der ist zwar ein bisschen ausführlicher, aber allgemeinverständlicher wird er dadurch keineswegs. Man sehe sich bloß an, mit wievielen Symbolen der um sich schmeißt, die alle nicht erklärt werden. Da müsste man eigentlich einen Riesensermon an Erklärungen dazustricken. --PeterFrankfurt 01:27, 30. Sep. 2011 (CEST)

NB

Ich verstehe diese Änderung nicht. Was heißt "NB"? -- Pemu (Diskussion) 12:20, 30. Jan. 2018 (CET)

NB steht hier für Northbridge --Cepheiden (Diskussion) 15:03, 1. Aug. 2021 (CEST)