Diskussion:Field Programmable Gate Array

aus Wikipedia, der freien Enzyklopädie

Artikelstruktur

Das Thema "Programmierung" aus dem Mittelteil ist redundant erwähnt und könnte mit dem Teil 3 direkt darunter zusammengefasst werden 87.166.176.192 20:03, 11. Aug. 2012 (CEST)


Flash-basierende FPGAs technologisch nicht möglich?

Zum letzten Satz im Abschnitt "Innere Struktur": Soweit ich das verstehe, gibt es bereits FPGAs mit Flash-basierenden Schlterzellen. Weiter unten im Abschnitt steht auch: "Von einigen Herstellern gibt es aber seit längerem auch FPGAs in Flash-Technik." Bei EEPROM bin ich mir nicht sicher.

Es sind eigentlich nicht flashbasiert FPGAs. Das Flash befindet sind im selben Gehäuse wie das FPGA. Das FPGA muss bei jedem Start auch geladen werden. Bei den neuen Xilinx ist das so. --Thierry Gschwind 13:36, 11. Sep. 2007 (CEST)
Es gibt seit Jahren EEPROM basierende FPGA's, also FPGA's bei denen die Routing Ressourcen nicht durch SRAM sondern EEPROM Zellen gesteuerte werden. Allerdings war zumindest vor Jahren (ca.2000) die EEPROM Basiszelle nicht so verkleinerbar wie SRAM. Und diese FPGA's sind zudem recht langsam, vielleicht weil EEPROM eine andere Halbleitertechnologie erfordert. Natürlich gibt es einen Untereschied zwischen EEPROM und Flash, der liegt aber IMHO eher in der blockorientierung von Flash (Zellen nicht einzeln löschbar) als in der Eignung für FPGA's. Die angesprochenen Xilinx-FPGA's (Spartan 3 AN (N für Non-volatile) sind meines Wissens zwei Chips in einem Gehäuse, einen Flash Silizium Krümel als Konfigurationsspeicher und einem Krümel Standard-FPGA) (Multi-Chip-Modul). Also nicht flash-basierend sondern nur die Integration des externen Flash ins Gehäuse des FPGA. --inschanör 23:38, 11. Sep. 2007 (CEST)
Das ist grundsätzlich alles richtig; beispielsweise von Actel gibt es echte flashbasierte Bausteine. Der wesentliche Vorteil gegenüber den SRAM-basierten Lösungen ist die Unempfindlichkeit gegen "Neutronenbeschuss". Dies wird durch geringere Integrationsdichten und Geschwindigkeiten erkauft. Wobei kleiner und langsamer hier sehr relativ zu sehen ist. --Christian Geissinger 13:45, 17. Sep. 2007 (CEST)(Der vorstehende, nicht signierte Beitrag stammt von 62.157.136.29 (Diskussion • Beiträge) 13:53, 17. Sep 2007) Code·Eis·Poesie 14:03, 17. Sep. 2007 (CEST)
Bei welchen Anwendungen von FPGAs hattest Du schon mal das Problem des zu hohen Neutronenbeschusses? Für mich klingt das sehr nach Werbe-Marketing welches zwanghaft nach minimalen Vorteilen sucht, die in Praxis, bei sicher über 95% der Anwendungen, defakto keine Rolle spielen. Wie bei dem verstärkten Neutronenbeschuss von FPGAs. (wo ich persönlich immer ein wenig schmunzeln muss).
FPGA-Systeme in der Avionik z.B. Euro Hawk werden mit Maßnahmen gegen Fehl-Rekombination durch die Kosmische Strahlung ausgestattet. Und Sicherheitsrelevante Systeme wie z.B bei CAN-Controller vermeiden aus diesen Gründen SRAM-FPGA. Lt. Xilinx sind FPGA's mit kleineren Strukturen nicht empfindlicher gegenüber kosmischer Strahlung --inschanör 22:47, 23. Sep. 2007 (CEST)
In den ganz wenigen speziellen Anwendungen wo das tatsächlich ein Problem ist, kann man als mögliche Option auch laser-programmierte bzw. anti-fuse Techniken (OTPs) einsetzen. Verliert aber dann die Möglichkeit der Rekonfigurierbarkeit. (BTW: Es gibt in FPGA auch zwangsweise RAM-zellen die sich nicht vermeiden lassen. Wie beispielsweise eigene RAM Bereiche für grössere Datenmengen die sich im Betrieb ändern oder die diversen FlipFlops/Register. In den Fällen mit harter ionisierender Strahlung muss man da, man denke da nur an irgendwelche Prozessorregister, sowieso zu speziellen Massnahmen greifen um nicht nur Abstürze zu erleben. Da helfen einen die Flash-basierenden Schalterzellen dann auch nicht wirklich. --wdwd 20:00, 17. Sep. 2007 (CEST)
BTW, auch die von der Firma Lattice hergestellten FPGA LatticeXP2, welche als Non-Volatile FPGA beworbenen werden, sind aus Geschwindigkeitsgründen SRAM-basierende FPGAs. Besitzen aber intern im Chip-Gehäuse einen eigenen Flash-Speicher, dessen Inhalt nach dem Power-Up in die eigentliche SRAM-basierende FPGA-Struktur übertragen wird. Auch die Zeit für den Power-Up ist dabei nicht 0. Ähnlich zu den Xilinx SRAM-FPGAs mit eingebauten Flash-Speicher. Zitat aus dem Lattice-Datenblatt:
On power up, the configuration data is transferred from the Non-volatile Memory Blocks to the configuration SRAM. With this technology, expensive external configuration memory is not required, and designs are secured from unauthorized read-back. This transfer of data from non-volatile memory to configuration SRAM via wide busses happens in microseconds, providing an “instant-on” capability that allows easy interfacing in many applications.
-- wdwd 16:54, 20. Sep. 2007 (CEST)
Dieser Abschnitt kann archiviert werden. Hardwareonkel (Diskussion) 19:32, 22. Jul. 2020 (CEST)

Wozu braucht man das?

Wozu braucht man einen FPGA? -- tsor 23:02, 23. Dez 2003 (CET)

tja für all die fälle, in denen man früher asics brauchte. aber mal ernsthaft, ich weiß nicht recht, wie ich dir antworten soll, wenn ich nicht weiß, von welchem vorwissen ich ausgehen kann. ich würde dir aber gerne antworten also sei so nett und formuliere deine frage mal etwas weniger global :) Adi 00:57, 11. Mär 2004 (CET)

Einen FPGA kann man wiederbeschreiben, einen ASIC nicht. Hier sind also Routbarkeit und Kapazität die Grenze des Machbaren und nicht die bereits auf dem Chip vorhandenen Funktionen. Wambera 13:31, 15. Apr 2004 (CET)

was eine gute antwort auf die frage nach den möglichkeiten zum recyclen von asics oder fpgas wäre......

wie schon gesagt: von welchem punkt gehen wir nun aus? auch ein asic muß erst einmal entwickelt werden. das verfahren ist weitgehend identisch mit der entwicklung eines fpga, nur in der letzten, durchaus kostenintensiven, phase (umsetzen der logik auf die masken) muß beim asic auf die physikalischen gegebenheiten eingegangen werden, die beim fpga weitgehend vom chiphersteller vorgegeben werden.

nur - wenn die sache "schief geht" hat man beim asic eine menge geld "verbrannt", beim fpga bessert man einfach nach. oder anders formuliert: beim asic hat man prinzipiell nur einen versuch. und da bei der komplexität heute durchaus normaler designs diese nicht mehr mit vertretbarem zeitaufwand vollständig simuliert werden können, ist das risiko eines fehlschlags durchaus nicht vernachlässigbar. dies ist auch der wesentliche grund, daß bei kleineren stückzahlen heute nur noch fpgas eingesetzt werden. bei großen stückzahlen ist das asic immer noch so viel günstiger, daß das vorgenannte risiko bewußt eingegangen wird.

auf grund einer immer höheren gatterzahl und stetig fallenden preisen bei fpgas verschiebt sich diese grenze immer weiter zu höheren stückzahlen.

die asic-hersteller versuchen hier durch einführung von speziellen architekturen (weg vom echten customdesign, z.b. sog. sea-of-gates-strukturen u.ä.) mit vorgegebenen logikelementen gegenzusteuern, was die implementierungskosten bei asics erheblich drückt.

die fpga-hersteller hingegen gehen immer mehr dazu über, funktionen fertig auf dem chip implementiert und somit nicht modifizierbar (bis hin zu kompletten prozessoren incl. peripheriefunktionen) anzubieten.

an diesem punkt verschwimmen dann die grenzen zwischen fpga und asic ein wenig.

Nein, denn die formale Bereitstellung von solchen allgemeinen Strukturen ist nicht "application specific" 77.7.49.191 00:34, 8. Sep. 2009 (CEST)

nur die frage: "wozu braucht man ein fpga?" haben wir immer noch nicht beantwortet....

Adi 01:38, 19. Apr 2004 (CEST)

zum Beispiel um:

1) eigene ICs in Kleinserien fertigen zu können 2) Kosten bei ASIC-Herstellung zu sparen, indem man Teile des Designs / das Design vorher in FPGAs testet 3) Ingenieuren ein schönes Spielzeug zu geben :-)


...to be continued


also der letzte punkt (3) ist echt wichtig (jedenfalls für mich als betroffenem)!  ;-))

doch noch einmal ernsthaft zur sache:

inzwischen gibt es frameworks zur erstellung von kompletten systemen ("hardware" und software!) von fpga-herstellern (z.b. xilinx, altera), man bewegt sich hier also genauso wie bei der "normalen" programmierung immer weiter weg vom "handwerk" zu einer abstrakteren beschreibung der aufgabenstellung und überläßt die riskante codierung generatoren. deren code ist zwar oft alles andere als optimal - aber er funktioniert (meist) auf anhieb, was ich bei handgeschriebenen designs schon geringerer komplexität noch nie erlebt habe. und platz und speed sind inzwischen kein problem mehr auf aktuellen fpgas, hier ist dieselbe entwicklung wie in der software zu beobachten, wo dank aktueller prozessorleistung und speicherverfügbarkeit die frameworks und beschreibungssprachen die "programmierung von hand" inzwischen auf wenige spezialfälle beschränkt haben. die fpga-hersteller bieten auch eigene prozessor-ips (xilinx: microblaze, altera: nios) im rahmen der frameworks extrem günstig an, mit denen sie sich in direkte konkurenz zu den klassischen prozessorherstellern begeben. mal schauen, wie sich der prozessormarkt auf grund dieser aktivitäten weiterentwickeln wird.

auch ist die open source bewegung nicht an dieser welt vorbei gegangen. bei opencores.org kann den fortschritt dieser entwicklung gut beobachten. mit dem leon gibt es inzwischen einen freien (zertifizierten!) sparc-clone als ip, der im hochschulbereich und der industrie vermehrt eingesetzt wird. da mit diesem prozessor-ip und der zugehörigen entwicklungsumgebung eine ständig steigende anzahl von entwicklern weltweit unter der moderation von jiri gaisler (gaisler.com, vormals esa) arbeiten, sind parallelen mit der linux-welt nicht zu übersehen. ich bin echt gespannt, was sich daraus noch entwickeln wird.

mein resumee: überall wo bisher diskrete prozessoren mit peripherie zu dedizierten zwecken (embedded systems) eingesetzt wurden, werden sich in der zukunft fpgas durchsetzen. auf grund der bei den bisherigen systemen nicht vorhandenen flexibilität, der kosten und der fertigungssicherheit (ein baustein, wesentlich weniger lötstellen etc.) wird im laufe der kommenden jahre ein umfassender umbruch in diesem marktsegment stattfinden.

unberücksichtigt blieb hier der einsatz von fpgas in der signalverarbeitung und hochgeschwindigkeits datenverarbeitung, wo ihre fähigkeit der rekonfigurierbarkeit im betrieb den einsatz in ganz neuen aufgabenfeldern möglich macht, die ohne fpgas überhaupt nicht realisierbar wären. es gibt inzwischen werkzeuge zur direkten abbildung von mathematischen aufgabenstellungen, beschrieben in programmen wie mathlink, auf fpgas! die konsequenzen aus dieser entwicklung mag jeder sich selbst überlegen.

ein beispiel hierzu zum abschluß: ich erinnere mich noch gut daran, wie stolz rechnerhersteller mal (vor ca. 10 jahren) waren, als sie es schafften, eine fft über 1024-punkte mit einer "normalen" maschine (also pc-klasse, keine cray) in weniger als 10ms zu berechnen. bei aktuellen lösungen mittels fpga nähert man sich inzwischen 10ns wobei die anzahl der punkte nur ein problem der fpga-größe ist!!! wer will, kann sich ja mal an dieser sache mit einem aktuellen pc der 2ghz-klasse versuchen. leichter frust ist aber garantiert.

also eine bessere antwort auf die originäre frage dieser diskussion fällt mir jetzt aber wirklich nicht ein

-- Noch ein anderes Anwendungsfeld: Wenn man nur eine Hardware bauen will, die aber je nach Anwendung verschiedene Aufgaben erledigen soll, ist ein FPGA unschlagbar.

Beispiel: Man will ein Board bauen, mit dem man RS232, SPI, I2C, CAN sprechen kann. Mögliche Lösung: Man nimmt ein FPGA und lädt immer das Design, das man gerade braucht...

Oder man braucht für besagte protokolle ein Board was testpatterns erzeugen kann... Ein FPGA ist der absolut ultimative Testpattern generator :-) (allerdings muss man natürlich VHDL oder Verilog können) 84.154.34.133 22:35, 7. Aug 2006 (CEST)

--Adi 01:55, 6. Jun 2004 (CEST)

Ich find man sollte die Einleitung so umschreiben das auch Anfänger verstehen was mit FPGA gemeint ist, denn mal ernst haft nach den ersten 2 Sätzen weis nicht wirklich jeder was gemeint ist, oder? Also nicht direkt ins Detai gehen sondern erstmal grob erklären was ein FPGA überhaupt ist. MfGreetzSir TuxIskariote 14:38, 16. Mai 2005 (CEST)

Also ich vermute mal, dass der Fragesteller gemeint hat, was die Vorteile von FPGAs im Vergleich zu anderen Techniken, (Standart-ICs, PALs Microcontroller) sind. Der Vorteil von FPGAs liegt da wo es darum geht mittelmäßig Komplexe Digitale funktionen möglichst schnell zu erfüllen. Beispiel ist das Umkodieren von Digitalen signalen auf ein anderes Protokoll. Mit Standartä-ICs, zb. TTL kann man zwar durchaus Komplexere Digitale Schaltungen bauen, da treten aber Probleme bei Preis größe und geschwindigkeit auf. Der Preis kommt daher, dass man bei vielen ICs für die Gehäuse und Ausgangstreiber mitbezahlt. Wenn das hganze auf einer Leiterplatte aufgebaut ist, hat man mehrere Centimeter lange Leiterbahnen zwischen den ICs, was bei hohen Takten schon zu verzögerungen führt. Bei geringer komplexität sind daher Stadart Ics Überlegen, bei Mittelmäßiger Komplexität FPGAs. Was PALs und GALs angeht, so sind das sehr ähnliche Technologien wie FPGAs (Was übrigens in den Artikel reinsollte !). PALs und GALs erlauben wie FPGAs einen eigenen IC zu programmieren, beschränken sich aber auf einfache Logikfunktionen. PALs benutzen Sicherungen zum Programmieren, sind daher robuster als GALs aber nicht wiederbeschreibbar. GALs sind wiederbeschreibbar, aber empfindlicher gegen EMP und etwas teurer. Was Microcontroller angeht, so sind das quasi kleine Computer. Sie können Probleme gewaltiger komplexität erledigen, allerdings tun sie das schrittweise. Sie sind daher deutlich langsamer als FPGAs. Dann noch eine grobe Preisübersicht : Standart-ICs (0,20€-1,00€), GALs(2,00€-3,00€), Microcontroller (1,00€-10,00€), FPGA (10,00€-20,00€). Wenn es um komkrete Anwendungsmöglichkeiten für FPGAs geht, so ist es wie schon gesagt in einfachen Geräten zur Kommunikation (Router, LAN/WLAN-karten) wo Datenprotokolle auf niedriger Ebene umgesetzt werden nützlich. Weiterhin könnte ich mir auch vorstellen, das man den GPS-Pseudozufallsgenerator und korrelator mit FPGAs gut bauen könnte, denn hier ist es wichtig möglichst viele verschobene Pseudozufallssignale mit dem Empfangenen Signal zu korrelieren, um möglichst schnell den Empfänger zu synchronisieren (was bei alten GPS Geräten schon mal ne halbe Stunde dauern kann). Auch haben es so ein paar Typen geschafft mit FPGAs ein Gerät zu bauen, das DES verschlüsselte Daten in brauchbarer Zeit knacken kann, weil bei so einem Fall die schnelle parallele Verarbeitung vieler Signale notwendig ist. (nicht signierter Beitrag von 79.210.83.146 (Diskussion) 20:18, 2. Feb. 2013 (CET))
Das hier drüber liesse sich als Abgrenzung einbauen! Hardwareonkel (Diskussion) 19:32, 22. Jul. 2020 (CEST)

Verständnisschwierigkeit

Ich verstehe die Aussage "geprüftes Silizium" bei der Liste von FPGA-Vorteilen gegenüber ASICs nicht. Meiner Meinung nach ist dieser Punkt unverständlich formuliert, so er denn überhaupt Sinn macht. Was ist mit dieser Aussage gemeint? --Christoph 21:31, 15. Apr 2005 (CEST)

Also wenn ich ASIC baue, muss Logik zum test einbauen. Also testen ob in der Fertigung keine fehler enstanden sind. Dazu baut man Teststrukturen wie Scanpath oder boundary scan ein. beim FPGA hat das der FPGA-hersteller schon für mich getan.

ich kann die chips nehmen und verbauen. Man spart sich also als Schaltungsentwickler die Kosten,Zeit und Spezialisten für die Vorbereitung dieses fertigungstests. Das ist mit geprüften Silizium gemeint.--213.172.127.134 13:34, 20. Jul 2006 (CEST)

Es ist schon klar, das mit "geprüftes Silizium" gemeint ist, dass ein bereits etablierter IC verbaut wird und keine bösen Überaschungen (z.b. durch parasitäre Induktivitäten oder Kapazitäten) auftereten. Die Frage ist nur was soll dieser - auf gut deutsch beschissene - Ausdruck ? Das hört sich an als ob ein Kaufmann das geschrieben hat oder jemand versucht hat englische Umgangssprache wörtlich zu übersetzen. Der Ausdruck sollte geändert werden. (nicht signierter Beitrag von 79.210.83.146 (Diskussion) 19:42, 2. Feb. 2013 (CET))

Vor-/Nachteile

Es ist vielleicht noch erwähnenswert, dass die Logikbausteine auf FPGA's nur einen kleinen Teil der Chipfläche ausmachen. Grob 80% entfallen ja auf die "Beschaltung" der Logik. --84.148.110.241 21:06, 10. Feb 2006 (CET)

Nachteil der Flexibilität

Im Text heisst es korrekt: ... der kürzere Designzyklus und die Möglichkeit sehr spät noch Fehler korrigieren zu können, verleitet dazu, im Vorfeld weniger funktionale Tests durchzuführen. ... .. und führt zu schlampigeren Entwicklungen, müsste man noch hinzufügen! Hardwareonkel 01:55, 4. Aug. 2007 (CEST)

Du bist gerne eingeladen diese zutreffende Ergänzung vorzunehmen. :-) Ich kann aus eigener Erfahrung die Richtigkeit leider bestätigen. --wdwd 09:53, 4. Aug. 2007 (CEST)

Fehler

Im Artikel steht unter "Entwurfsschritte und Werkzeuge" folgendes: "Erstellt wird Software für einen FPGA mittels einer Hardware-Beschreibungssprache...". Mit einer Hardwarebeschreibungssprache modelliert man aber Hardware für einen FPGA. Man erstellt keine Software. --Janwy 13:10, 14. Feb 2006 (CET)

Wie Du richtig schreibst modelliert man die Hardware, und zwar in Software. Mit einer Hardwarebescheibungssprache kann man entweder Hardware entwerfen (z.B. bei einem ASIC) oder man kann die Hardware in Software nachbauen (wie in diesem Falle). Zugegebenermaßen klingt die Fomilierung aber ein wenig seltsam. --Flip666 12:19, 7. Jun 2006 (CEST)

---

Hallo Leute! Auf der Suche nach dem "Geschlecht" des FPGAs bin ich auch auf diese Seite gestoßen. Meine Meinung nach müsste es das FPGA heißen - von "das Array", oder was meint Ihr? Wenn ja, wäre eine Korrektur im Abschnitt "Entwurfsschritte und -werkzeuge" bei "... die es ermöglichen den FPGA mehrmals zu programmieren ...". Wie gesagt, meiner Meinung nach müsste es "das FPGA" heißen.

Neben der einen Stelle gibt es noch zwei kleine Fehler: 1) in "Anwendungsgebiete": "Reprogrammierbare FPGAs haben einen speziellen Bereich der ..." 2) in "Entwurfsschritte und -werkzeuge": "Erstellt wird Software für ein FPGA entweder mittels ..."

Warum ich das nicht selbst korrigiere? Weil ich noch nicht viel in Wiki gemacht habe und hiermit erfahreneren Leuten den Vortritt lasse.

Ok, den ersten Fehler habe ich korrigiert. Ob das s in FPGAs stört, kann ich nicht beurteilen. Den letzten Fehler kann ich nicht nachvollziehen: "ein FPGA" ist doch neutrum... --Jdiemer 09:26, 12. Jan. 2007 (CET)

---

Müsste es nicht Glue Logic heißen anstatt Clue Logic? Bin mir aber nicht sicher. Bert

Glue Logic ist richtig und hat sogar einen Artiekl hier -> Glue Logic . Ich berichtige es gleich. --inschanör 22:47, 26. Jul. 2007 (CEST)

Einleitung

In der Einleitung wird schon auf den inneren Aufbau eingegangen, wenn aber jemand die Einleitung ließt, dann will er vermutlich v.a. wissen, was ein FPGA überhaupt ist. Ich habe mal versucht, eine Einleitung in diesem Sinne zu schreiben. Der ursprüngliche Text befindet sich noch als Kommentar darunter, ich hoffe ihn demnächst einarbeiten zu können. --Flip666 12:19, 7. Jun 2006 (CEST)

Änderung 29.03.2008 : So, wie ihr das schreibt, ist das rückbeziehend: "wo es auf Rekonfiguration des Bausteins ankommt" macht keinen Sinn. Das würde heissen, ich setze ein Pferd ein, wo es auf den Einsatz eines Pferdes ankommt. Faktisch setze ich den Baustein ein, weil ich die Funktion ändern will, folglich die Schaltung ändern müsste, was nicht geht.

Nomenklatur

Da die verschiedenen Hersteller verschiedene Bezeichnungen für prinzipiell das selbe Ding verwenden, würde ich versuchen, den Artikel "Herstellerneutral" zu halten und z.B. "programmierbarer Logikblock" zu verwenden und erst in einem eigenen Absatz zu erklären, dass sie bei Altera "LEs" und bei Xilinx "CLBs" heißen. --Flip666 12:39, 7. Jun 2006 (CEST)

Linksammlung (keine Werbung!)

Ich habe einige Links entfernt, die offensichtlich Werbung waren. Eigentlich ist die Liste immer noch zu lang, aber ich kann die Qualität auf die schnelle nicht beurteilen. Bitte vor dem wiedereinfügen von Links folgendes lesen: Wikipedia:Weblinks. --Flip666 11:25, 26. Okt. 2006 (CEST)

Überarbeitung

Jungs, der Artikel ist für Nicht-Digitaltechniker (nahezu) unverständlich, ich hoffe mit der neuen Einleitung wirds etwas klarer. Meines Erachtens sollte die Neufassung folgende Ziele verfolgen:

  • Aus der Sicht eines an Elektronik Interessierten (Computernutzer die wissen was eine CPU ist aber nicht Elektrotechnik studieren) beginnen, dann in die Tiefe steigen.
  • Darstellung als Technologie, also eine Art Elektronik zu bauen (entstanden aus Full Costum, Gate Array, GAL's, etc.)
  • Vermeidung des Begriffs programmierbar, da es Hardwareverständniss voraussetzt ein FPGA-Design zu bauen, nicht die Kenntnis einer Programmiersprache wie C
  • Mehr Darstellung des Entwurfes eines FPGA-Designs (was macht der FPGA-Entwickler) gegenüber der FPGA-Architektur (was macht der FPGA-Fertiger (Xilinx,Altera))

--inschanör 23:21, 28. Jun. 2007 (CEST)

Der Artikel ist, ich schreibe es mal so, in der Tat etwas unrund. Vermutlich durch das stückchenweise wachsen bedingt. Vom Niveau her ist er meiner Meinung hinreichend, aber sicher noch verbesserungswürdig. Ein weiterer Punkt ist, dass schwierige Themen wie Quantenfeldtheorie oder Binary Offset Carrier naturgemäss diverses Fachwissen vorraussetzen und damit die bekannte OMA-Tauglichkeit (leider) verletzen. Sinnvoll wäre es natürlich gerade in der Einleitung zumindest auch ohne Vorwissen einen gewissen Überblick zu erhalten, worum es überhaupt geht. --wdwd 11:33, 30. Jun. 2007 (CEST)
Also könnte eine vernünftige Gliederung helfen? Anwendungsfälle zuerst, dann nach und nach der harte Tobak (Was ist aus Laien Sicht hart und sehr hart?). Und immer wieder Vergleiche mit bekannten Wissen (Computer) sowie mehrdeutige Begriffe (Programmieren) vermeiden. Wobei ich schon Probleme sehe einem Laien die Grundelememnte FF und Gatter zu erklären. Tipps? --inschanör 12:23, 30. Jun. 2007 (CEST)
Nun, Flip Flops sind ja nicht FPGAs per se, sondern nur ein Teil davon und werden in den entsprechenden Artikel erklärt, d.h. wikilink reicht. Ebenso macht es keinen Sinn, irgendwelche spezielle Chip-Strukturen in diesem Artikel zu erklären - (auch wenn manche grosse FPGA-Hersteller in diversen Jubel-Werbeaussagen immer auf irgendwelchen FPGA-Strukturbreiten wie 90nm oder 65nm "herumreiten" - obwohl dieser Punkt für den FPGA-Anwender und noch weniger für den Endanwender ansich praktisch bedeutungslos ist.) - wie auch immer, einige Kapitel mal ein wenig umgestellt, hoffentlich nicht zu viele Vertipper reingeworfen.--wdwd 22:07, 30. Jun. 2007 (CEST)

Bilder

Ich habe die Kategory FPGA auf "unserer" Bildersammlung auf commens aufgeräumt, da finden sich noch Ergänzungen für diesen Artikel:

Commons: FPGA – Sammlung von Bildern, Videos und Audiodateien

--inschanör 08:07, 29. Jun. 2007 (CEST)

Gibt es keine neuere Bilder ? Ich meine, die gezeigten FPGAS sind mind. 8-10 Jahre alt. Diese Typen werden kaum noch gebrucht heute, wenn sie überhaupt noch erhältlich sind. --Thierry Gschwind 08:59, 29. Jun. 2007 (CEST)
Gibt's, ich hab grad einen stratix II auf commons geladen, allerdings sehen die nicht viel anders aus und bringt auch keine neue Info. Was hilft wären Bilder von FPGA-Evalboards oder FPGA Entwurfssoftware (screenshoots?). --inschanör 22:02, 29. Jun. 2007 (CEST)
Hi, Punkto Screenshots bitte die sehr strengen Wikipedia-Regeln zu beachten. Im Regelfall werden Screenshots von urheberrechtlich geschützten Programmen ohne Freigabe der Eigentuemer auf de/commons gelöscht, was praktisch für jede übliche FPGA-Entwurfsoftware zutrifft. - im Gegensatz zu der englischen Wikipedia wo das mit Screenshots (mit reduzierter Auflösung) im Rahmen eines "bildlichen Zitierens" lockerer gesehen wird.--wdwd 11:33, 30. Jun. 2007 (CEST)
Hab ich befütchtet! Gibt es Erfahrung mit der Freigabe der Eigentümer? Ich werd wohl nochmals bei Xilinx anfragen. Ich nehme an, das Übernahme von Screenshoots aus (freien) Tutorials des Eigentümers im Prinzip dasselbe ist wie selbstgefertigte Screenshots, oder ? --inschanör 12:16, 30. Jun. 2007 (CEST)
Siehe Wikipedia:Bildrechte --wdwd 22:07, 30. Jun. 2007 (CEST)

"Vor Ort"

Auch wenn das etymologisch aus dem Bergbau stammende Wort "Vor Ort" (wo der Flöz abgebaut wird) mittlerweile als ein nicht näher spezifizierter Ausdruck ähnlich zu "hier, dort" weit verbreitet ist: ich fände "Im Feld programmierbarer Logikbaustein" besser und nicht verkehrt. Ich arbeite in einem Engineering-Laden und wir benutzen tatsächlich "im Feld" wenn es um bei Kunden schon installierte HW geht. --Schweikhardt 09:31, 12. Sep. 2007 (CEST)

Es ist halt nicht einfach Fachbegriffe ins Oma-Deutsch zu übertragen. Im-Feld klang mir zu wortwörtlich und bei Feld, denkt man eher an das Fleckchen Erde, auf dem der Bauer mit dem Trecker drüber ackert; auf dem Board versteht die Oma und ein Nicht-Elketroniker nicht, da ist mir Vor-Ort auch unter "Amateuren" geläufiger. Knallig aber zu obskur waren mir "Live-programmierbar(verschaltbar)" und "auf freier Wildbahn". Für Vorschläge immer offen --inschanör 00:17, 13. Sep. 2007 (CEST)

Vergleich mit CPLD

Du schreibst in dem besagten Kapitel: "Dadurch haben CPLDs eine vom jeweiligen Design unabhängige, exakte und konstante Signaldurchlaufzeit." Das stimmt nach meinem Verständnis nur teilweise. Ich bin letztens noch darauf hingewiesen worden, daß die Signallaufzeiten innerhalb des selben CPLD für verschiedene Signale je nach interner Komplexität der Schaltung durchaus unterschiedlich können. Wenn sich zB Makrozellen Signale von anderen Zellen "ausborgen", hat man bereits einen zeitlich effektiv längeren Signalweg. Was man wohl definitiv sagen kann ist, daß die Signallaufzeit sehr wohl vorhersagbar ist und welches die maximalen bzw mittleren Zeiten sind, mit denen im CPLD zu rechnen ist. Im entsprechenden CPLD-Artikel steht auch nichts über feste Laufzeiten, sondern lediglich: "Der homogene Aufbau ermöglicht eine exakte Bestimmung der Durchlaufzeiten" -- Bernd P. 83.135.64.170 09:17, 26. Sep. 2007 (CEST)

"... sind in CPLDs nur ineffizient zu realisieren".

Dafür fehlen m.E. Belege. Einerseits sind die Fitter für die CPLD's seit zig Jahren so mächtig, nach verschiedenen Kriterien (Speed, Density, etc.) zu optimieren, andererseits ist es m.E. immer noch Aufgabe eines Entwicklers, seine Kombinatorik (z. B. Zustandsautomat) selbst so zu optimieren, dass möglichst wenig Resourcen benötigt und Redundanzen vermieden werden. Wer sich darauf verlässt, dass eine in VHDL oder Verilog beschriebene Kombinatorik ausschließlich durch den Synthese-Prozess optimiert wird, der hat sich für mich als Entwickler disqualifiziert und sollte dann auch nicht über die "Effizienz" von CPLD's schimpfen. --62.96.39.122 15:48, 16. Feb. 2017 (CET)

Namensgebung "Hybrid-FPGA"

Ist die Bezeichnung als Hybrid für FPGA's mit Hard-Core's insbesondere CPU-Core wirklich anerkannt? Heissen die nicht einfach "FPGA mit CPU-Core"? Ich würde daher die Klassifizierung als Hybrid streichen. Und iwe schaut es mit Hardware Multiplizieren und DSP-Blöcken aus? Ebenso Gigabit-Transceiver... sind massive, in der Struktur harde Blöcke auf einen feinkörnig konfigurbieren IC. Machen die den FPGA schon zum Hybriden? -- inschanör 09:39, 19. Apr. 2008 (CEST)

Ist meiner Meinung eine Begriffsfindung, da die Bezeichnung "Hybrid-FPGA" nicht üblich ist. Hab's daher mal entfernt.--wdwd 10:04, 19. Apr. 2008 (CEST)
Jep, erledigt -> das Wochenend fängt gut an ! -- inschanör 10:29, 19. Apr. 2008 (CEST)

Lemma

Das Lemma sollte FPGA sein denn als solche werden die Teile meist bezeichnet. Maikel 13:23, 27. Apr. 2008 (CEST)

Hallo Maikel, lt. regelwerk hast Du recht Wikipedia:Namenskonventionen#Abkürzungen plädiert für eine Lemma nach Häufigkeit. Das widerspricht komplett meiner Erfahrung in der WP in der Abkürzungen überwiegend ausgeschrieben werden. Das Stichwortverzeichnis eines Fachbuches listet und sortiert Abkürzungen spricht auch für Deinen Vorschlag. Wir wären aber damit ziemlich allein in der WP, wie gesagt hier wird trotz der zitierten regel gnadenlos in Ausschreibung umgewandelt. Ich frag mal an; vorerst bleibt die Lemma so wie sie ist. -- inschanör 15:41, 27. Apr. 2008 (CEST)
Hier die Anfrage. -- inschanör 15:50, 27. Apr. 2008 (CEST)
Oops, da ist aber eine Streiterei entbrannt. Also ich bin für die Lösung mit den geringsten aufwand, das heisst es bleibt unter der ausgeschriebenen Lemma:
  • das Risiko das eine Begriffserklärungsseite geschrieben werden muss da der Begriff mehrdeutig ist, ist bei einer Abkürzung höher als bei der Ausschreibung
  • es mussen keine Links korregiert werden,
  • da FPGA eine weiterleitung auf die ausschreiblemma ist, wird der Artikel auch so gefunden
  • so sieht man die ausschreibung öfter (z.B in der Kategorie) und prägt sich besser die Bedeutung ein

-- inschanör 20:48, 29. Apr. 2008 (CEST)

Verständlichkeit

Laut der Einführung erschließt sich mir als Laien nicht was genau einen FPGA ausmacht, wo etwa der Unterschied zwischen einem Mikroprozessor (der ist ja auch universell programmierbar) und einem FPGA liegt. Vielleicht könnte das jemand Oma-verständlicher formulieren, Danke. Maikel 10:58, 29. Apr. 2008 (CEST)

Hallo maikel, danke für die "ich kann euch nicht verstehen" Meldung. Das ist nicht so leicht zu erklären, die Oma würde glatt platzen. Besser ist es das Prinzip unter Programmierbare Logik zu erklären, anstatt unter FPGA (die nur eine Gruppe von progr. Logik ist). Und man ist mit der Lemma reichlich bestrafft, das Programmieren von programmierbarer Logik hat nichts mit den Programmieren eines Mikroprozessors zu tun. Da hat man uns Sch**** Wörter gegeben. Programmierbare Logik gehört zu Hardware (wird also von leuten mit Dipl. in Elektrotechnik gebaut), während das Programmieren von Mikroprozessoren zu Software zählt, also von Leuten mit Diplom in Informatik erledigt wird. Vielleicht helfen dir bis zur Erstellung eines verständlicen Abschnittes die Artikel dieses Bastler-wikis weiter: mikrocontroller.net

-- inschanör 21:01, 29. Apr. 2008 (CEST)

Quellen?

Im Absatz µController/CPUs ist von Veröffentlichungen die Rede, allerdings sind genau 0,0 Quellen angegeben. Auch in anderen Abschnitten würden ein paar Quellen sicherlich nicht schaden (z.B. Verwendung der Modellierungswerkzeuge und worauf diese bei unterschiedlichen Herstellern basieren (VHDL, SystemC)). -- 2008/08/21 11:59 CEST (Der vorstehende, nicht signierte Beitrag – siehe dazu Hilfe:Signatur – stammt von 80.246.32.33 (Diskussion • Beiträge) 11:59:37, 2008-08-20)

Die Zahlenspielerei von 17 mal schneller bei 1/12 Leistungsaufnahme habe ich gestrichen. Ohne die Nennung der Messbedingungen und Versuchsaufbau lässt sich diese Aussage wirklich nicht bewerten. Zumal die Leistungsbilanz mit über 90% Einsparung äusserst fragwürdig ist. Jedenfalls widerspricht sie den gängigen prakt. Erfahrungen. -- 3x100gr 20:21, 20. Aug. 2008 (CEST)

Bezeichung überarbeitet

Der Einleitende Satz "Ein FPGA ist ein programmierbare Integrierter Schaltkreis" ist meiner Ansicht nach nicht treffend, denn auch ein Prozessor oder Mikrocontroller ist programmierbar. Aus diesem Grund verwendet man im englischen Sprachraum nicht "programmieren", sondern "konfigurieren" als Bezeichnung (Siehe engl. Wiki-Seite) Ein FPGA ist allerdings ein integrierter Schaltkreis, IN DEN eine logische Schaltung programmiert werden kann... Aus diesem Grund habe ich den Artitel abgeändert und bitte um Sichtung und Freigabe. -- MSC 8:53, 20. Aug. 2008 (CEST)

Erstens ist "Programmieren" eine fälschlicherweise benutzte Begriffsverengung im Bereich PC / MCU und zweiten wird in FPGAs sehr wohl auch Ablaufsoftware implementiert. Daher wird auch ein FPGA -> "programmiert". 62.225.145.235 13:21, 23. Mär. 2011 (CET)

Wichtige Information fehlt

Ich vermisse eine ganz zentrale Information, die einem eine Vorstellung vom Leistungsvermögen der FPGAs vermitteln könnte (zumindest wenn man ein bisschen Ahnung von Digitaltechnik hat): die typische Anzahl an Feldern auf einem FPGA-Chip. Sind es hunderte, millionen, milliarden ...? -- 62.225.159.172 11:12, 24. Feb. 2010 (CET)

Das ist Typabhängig, Bitte klick Dich durch die Herstellerseiten (unter weblinks). MfG,--194.202.236.116 11:24, 24. Feb. 2010 (CET)

Hersteller von FPGAs: Tabula

Der Text behauptet, dass Tabula mehrere Chips übereinander stapeln und in ein Gehäuse packen will. Solche Packages gibt es zwar in anderen Bereichen, Tabula stapelt nach eigenen Angaben die Logik-Layer aber nicht wirklich als Hardware, sondern schaltet dynamisch zur Laufzeit acht verschiedene Logik-Programmierungen um. Das Bild auf http://www.tabula.com/technology/technology.php visualisiert das Verfahren nur: Das Teil verhält sich so, als ob es acht Chips übereinander gäbe, real steckt aber nur einer drin.

Ach ja: Und Tier Logic ist wohl eingegangen. http://www.eetimes.com/electronics-news/4204843/FPGA-startup-Tier-Logic-folds (nicht signierter Beitrag von 212.4.225.4 (Diskussion) 15:07, 31. Aug. 2010 (CEST))

Power

> CPLDs weisen durch den einfacheren Aufbau und die geringere Größe auch einen wesentlich geringeren Stromverbrauch auf

Das ist so unzutreffend. CPLDs hatten immer einen vergleichsweise hohen Stromverbrauch, lange war das sogar ein ausgeprägtes Marketingargument für FPGAs. Die Ausnahme war dann Coolrunner von Xilinx und heute Igloo von Actel. Bei gleicher Komplexität haben FPGAs einen kleineren Stromverbrauch. Klein ist etwa MAX V von Altera. Zu einem hohen Teil hat das offenbar mit der Technologie zu tun Flash/EEPROM vs SRAM.

Heute ist der statische Stromverbrauch auch bei SRAM-FPGAs sehr hoch, weil die Technologie - z. B. 45nm - sehr aggressiv ist. CPLDs werden seit Jahren kaum mehr weiterentwickelt.

-- 212.183.35.182 10:58, 15. Jan. 2011 (CET)

Oldie

> Deshalb finden FPGAs neuerdings Eingang beim Reconfigurable Computing.

Der ganze Artikel macht ein wenig den Eindruck, als hätte da jemand gerade was entdeckt, was Profis seit mindestens 20 Jahren kennen. Neurdings ist hier völlig deplatziert. Eingang?? Reconfigurable Computing ohne FPGAs ist praktisch undenkbar. -- 212.183.35.182 11:05, 15. Jan. 2011 (CET)

Zustandsautomat

Bei der Erwähnung von Zustandsautomat sollte man auf http://de.wikipedia.org/wiki/Endlicher_Automat verlinken.

Es ist übrigens sehr effizient, Zustandsautomaten direkt als FSM in FPGAs zu kodieren. (nicht signierter Beitrag von 212.183.35.182 (Diskussion) 11:08, 15. Jan. 2011 (CET))

Dieser Abschnitt kann archiviert werden. Hardwareonkel (Diskussion) 18:39, 25. Mär. 2020 (CET)

Binärfunktion

Der Begriff "Binärfunktion" im Abschnitt "Aufbau und Struktur" wird nicht erklärt. Ist das hier gleichzusetzen mit einem Logikgatter der Digitaltechnik? --Kricki 14:13, 19. Mär. 2011 (CET):

Es ist eher die mathematische Definition des Begriffs. Das Logikgatter ist die Verkörperung dieser Funktion Hardwareonkel (Diskussion) 18:39, 25. Mär. 2020 (CET)

"Logiflash" Link ist rot

Der Link zum Artikel "Logiflash" ist rot. Wenn man draufklickt steht dort, dass es ihn schon einmal gab und er gelöscht wurde. Meines Wissens wird das Webtool verbreitet an Hochschulen bei der Einführung in die technische Informatik genutzt. Mit einer Google Suche lässt sich feststellen, dass es sehr viele Bildungseinrichtungen nutzen. Zudem kann man damit sehr leicht FPGA Programme erstellen - vermutlich leichter als mit jedem anderen Proramm, weshalb es für diesen Artikel wichtig wäre. Nicht zuletzt macht es auf Webseiten die Funktion logischer Bausteine live nachvollziehbar. Der letzte Punkt würde es eventuell sogar für Wikipedia interessant machen, z.B. in den Artikeln zu logischen Gattern, Flipflops, Adierer etc. Dass man solch einen Artikel löscht, verstehe ich kaum.

http://www.ti.cs.uni-frankfurt.de/wwr/LogiFlash.swf (nicht signierter Beitrag von 84.132.11.168 (Diskussion) 17:04, 7. Jan. 2014 (CET))

Dieser Abschnitt kann archiviert werden. Hardwareonkel (Diskussion) 19:33, 22. Jul. 2020 (CEST)

Übersetzung ist falsch

"field" in der Bezeichnung der FPGAs hat nix mit irgendwelchen "Anwedungsfeldern" zu tun. Der Ausdruck kommt aus dem Militär. Den Ausdruck "unter Feldbedingungen" (dh. da, wo man keine, bzw. weniger Annehmlichkeiten hat als im Lager) gibt es in vielen Sprachen, so auch im Englischen ("in the field" oder "afield"). In der Wissenschaft spricht man von "Feldversuchen" als Gegenteil zu Laborversuchen. Und übertragen auf die Industrie bedeutet "in the field" einfach "vor Ort" oder "beim Kunden", daher der Audruck "field-programmable" Asmrulz (Diskussion) 02:05, 18. Jan. 2015 (CET)

Quelle? Hardwareonkel (Diskussion) 19:33, 22. Jul. 2020 (CEST)

Zum XC2064 (erstes FPGA am Markt)

„Der XC2064 bestand aus 64 konfigurierbaren Logikblöcken, sogenannten Configurable Logic Blocks (CLBs), mit einer Lookup-Tabelle (LUT) mit drei Eingängen.“ Fast: zwei LUTs/CLB, wie in der englischsprachigen Version; ferner bleibt das Speicherelement (wählbar FF/latch) jedes CLB unerwähnt wie auch die In-/Out-Blöcke (IOBs) - Vorschlag:
„Der XC2064 hat 8 × 8 konfigurierbare Logik-Blöcke (CLBs), jeder mit zwei Ausgängen, einem 1-bit Speicher und zwei Lookup-Tabellen (LUTs) mit drei Eingängen. Auch die Verbindungen der Logikblöcke untereinander und mit den I/O-Blöcken (IOBs) sind konfigurierbar.“

Die Zuschreibung "Erster" ist falsch, ich hab hier ein Valvo Datenbuch von 1983 das einen 82S102 als Field Programmable Gate Array (16x9x9) aufführt. MfG, --94.216.43.241 06:55, 1. Okt. 2020 (CEST)
Habe ein PDF von Signetics aus dem Jahr 1981 gefunden, der die Bezeichnung als FPGA bestätigt: http://www.bitsavers.org/components/signetics/_dataBooks/1981_Integrated_Fuse_Logic.pdf.pdf . Allerdings sind die ICs aus der 82S10x-Reihe noch "fuse programmable" was ich als One Time Programmable verstehe. Also noch kein FPGA in dem Sinn, wie wir das heute verstehen? --Burkhard (Diskussion) 09:08, 1. Okt. 2020 (CEST)
Bei diesen ICs fehlen FFs, LUTs und Interconnects; also keine FPGAs im Sinne des Artikels. Hab das entsprechend im Artikel ergänzt. Die Zuschreibung "Erster" für das XC2064 scheint somit korrekt. --Burkhard (Diskussion) 08:36, 10. Okt. 2020 (CEST)

Geprüftes Silizium

"Geprüftes Silizium" sieht mir nach einer Marketing-Worthülse aus. --131.130.39.156 12:49, 2. Mai 2018 (CEST)

teilweise Redundanz zu anderen Artikeln

Redundanz/Überschneidungen bzw. Gleichheit der Technologie besteht zwischen folgenden Artikeln mindestens teilweise wenn nicht ganz:

nirgendwo her gibt es hier mal eine Zusammenfassung der Zusammenhänge und die von mir in 1) erstellte wurde gelöscht. Weiter so. Warum wurden meine Literaturangaben in 1) gelöscht? Übrigens beschreiben 1) und 2) exakt die gleiche Technologie. Praktisch müssten die Artikel 1) 2) und 3) zusammengeführt werden. Aber das ist ja nur meine Meinung als Wiki-laie. grüße, Michael --2003:DF:4F02:B987:D46B:A6D4:7E56:B669 14:36, 21. Nov. 2019 (CET)--

Info zur Redundanzdiskussion

Hallöle noch mal. Laut Prof.Böhmer(Elemente der angewandten Elektronik, 15.Auflage 2007, S.418 sind PAL, GAL und CPLD Weiterentwicklungen oder parallele Entwicklungen der Gruppe der Programmierbaren Logikbausteine PLD (Programmable Logic Device)! GAL´s sollen die Weiterentwicklung der PAL`s sein. Die CPLD`s sind Weiterentwicklungen der GAL´s die aber einen grundsätzlich anderen Aufbau haben. Die ISP-Technologie ist eine In-System-Programmierung bei den neueren GAL´s und CPLD`s von Lattice. grüße, Michael --2003:DF:4F02:B987:D46B:A6D4:7E56:B669 14:56, 21. Nov. 2019 (CET)--

Bedeutung des ersten Einzelnachweises

Im Artikel heißt es: Ein Field Programmable Gate Array (englisch, FPGA) oder programmierbares Logikgatter[1] Der angegebene Bezug ist ein Artikel von Heise über Doom auf einem FPGA. Das mag zwar sehr interessant sein, hat aber (aus meiner Sicht) keinen Zusammenhang mit dem Namen. Ich wäre dafür "oder programmierbares Logikgatter[1]" zu streichen, da es hier keinen Mehrwert bietet und der Nachweis kein Beleg dafür ist, dass man ein FPGA so nennt. --31.16.24.148 16:42, 15. Jun. 2020 (CEST)

Entfernt.
Berechtiger Hinweis. Der Heise-Artikel hat zum einen keinen Mehrwert für die Einleitung. Andererseits nennt er FPGAs auch gar nicht Logikgatter; diese Interpretation wurde wohl vom einfügenden Editor in den Untertitel Ein Entwickler lässt das 3D-Spiel Doom von 1993 auf programmierbaren Logikgattern ohne CPU und GPU laufen – effizienter geht’s nicht. hineingelesen. Weiter unten im Artikeltext wird korrekt darauf hingewiesen, dass FPGA aus Logikgattern bestehen: Field Programmable Gate Arrays (FPGAs) bestehen aus Tausenden bis Millionen Logikgattern ... --Burkhard (Diskussion) 08:56, 1. Okt. 2020 (CEST)

"Multipliziereinheiten" oder doch eher Multiply-Accumulate Blöcke

In "weitere Komponenten" werden Multipliziereinheiten genannt. Für die Artix-7 Serie (https://www.xilinx.com/support/documentation/user_guides/ug479_7Series_DSP48E1.pdf) von Xilinx und die Stratix-Serie (https://www.intel.com/content/www/us/en/programmable/products/fpga/features/dsp/stratix-v-dsp-block.html) von Altera/Intel greift eine solche Bezeichnung zu kurz, dort gehören zu den DSP-Makros noch jeweils Pre- und Postadder. Damit handelt es sich um vollwertige Multiply-Accumulate-Einheiten. Ich gehe davon aus, dass es bei FPGAs anderer Hersteller ähnlich aussieht. Gruß, --Burkhard (Diskussion) 08:47, 10. Okt. 2020 (CEST)

jegliche Peripherie

@BjKa:: Der FPGA hat den Nachteil, dass jegliche Peripherie erst noch vom Anwender erzeugt werden muss, ... Das stimmt schon lange nicht mehr, oder wie würdest Du PCI Express Blocks, ADCs, IO-Buffer und DDR-Interfaces (Artix7) bezeichnen?

Es ist zwar richtig, dass FPGAs weniger und "offenere" Peripherie anbieten als die meisten µCs. D.h. die Logik einer Capture und Compare Unit oder eines UARTs muss der Designer selbst generieren. Aber jegliche Peripherie erweckt einen vollkommen falschen Eindruck und kann so nicht stehenbleiben. Gruß, --Burkhard (Diskussion) 19:07, 7. Dez. 2020 (CET)

Da innnerhalb einer Woche keine Rückmeldung kam, habe ich o.g. Satz entfernt. Dem verbleibenden Statement über Mikroprozessoren fehlt jetzt der unmittelbare Bezug, der ursprüngliche Autor selbst möge das bitte gerade biegen. Ansonsten kann ich nur empfehlen, vor weiteren Gegenüberstellungen MC vs. FPGA zunächst die aktuelle Literatur zu konsultieren und den Artikel selbst (Anwendungsbeispiele, Vergleiche) zu konsultieren. Gruß, --Burkhard (Diskussion) 19:41, 15. Dez. 2020 (CET)

Nachteile -> Leistungsvergleich (erl.)

"Deutlich höherer Leistungsbedarf für gleiche Menge an Logik bzw. Funktionen" Aus dem Abschnitt Vor- und Nachteile im Vergleich zu ASICs -> Nachteile. Hier sollte auch gesagt werden, wozu verglichen wird. Der Leistungsbedarf von einem FPGA gegenüber einem normalen uC dürfte doch deutlich niederiger sein, oder nicht? Wird hier nur mit einem ASIC verglichen, der logischerweise sparsamer ist als ein FPGA? Vielleicht kann das jemand mit dem entsprechenden Wissen etwas detailierter ausführen. --GURKEdeluxe (Diskussion) 18:05, 12. Apr. 2021 (CEST)

Okay, man sollte auch die Kapitelüberüberschrift lesen... Dort wird steht bereits, dass dies der Vergleich zum ASIC ist...--GURKEdeluxe (Diskussion) 18:09, 12. Apr. 2021 (CEST)
Dieser Abschnitt kann archiviert werden. GURKEdeluxe (Diskussion) 18:09, 12. Apr. 2021 (CEST)
Abgerufen von „https://de.wikiup.org/index.php?title=Diskussion:Field_Programmable_Gate_Array&oldid=210863516“