Benutzer:M0ve1337/Bücher/KOmpendium
aus Wikipedia, der freien Enzyklopädie
|
Dies ist ein gespeichertes „Wikipedia-Buch“ | [ Bücherregal ] |
IT-All
- 1-Bit-Architektur
- 16-Bit
- 16-Bit-Architektur
- 32-Bit
- 32-Bit-Architektur
- 3D-Beschleuniger
- 4-Bit-Architektur
- 4-GB-Grenze
- 64-Bit
- 64-Bit-Architektur
- A20-Gate
- Adresse
- Adressierung (Rechnerarchitektur)
- Adressraum
- Adressrechner (Maschinenbefehl)
- Advanced Amiga Architecture
- Advanced Configuration and Power Interface
- Advanced Graphics Architecture
- Advanced Power Management
- AES (Befehlssatzerweiterung)
- Akkumulator (Computer)
- AltiVec
- AMD live!
- AMD-Notebookplattform
- AMD64
- Amdahlsches Gesetz
- Application-specific instruction-set processor
- Arbeitsspeicher
- Arbiter
- Architektur (Informatik)
- Asymmetrisches Multiprozessorsystem
- Aufzeichnungsdichte
- Bank Switching
- Befehlscache
- Befehlsdecoder
- Befehlsdekodierung
- Befehlssatz
- Befehlssatzarchitektur
- Befehlszähler
- Bit-Pair-Verfahren
- Bit-Reihenfolge
- Bit-Slice
- Bitfeld
- Booth-Algorithmus
- Branch Delay Slot
- Buchungsmaschine
- Bulk Synchronous Parallel Computers
- Burstfehler
- Bus snooping
- Busmastering
- Byte-Reihenfolge
- Bytemaschine
- Byzantinischer Fehler
- Cache
- Cache-Algorithmus
- Cache-Hierarchie
- Cache-Kohärenz
- Cache-Konsistenz
- Capture/Compare-Einheit
- Centrino
- Chip Select
- Codesegment
- Computing Node
- Configware
- Controller (Hardware)
- Copacobana
- CPUID
- Datenfluss-Architektur
- Datenflusssteuerung
- Deskriptor (Prozessor)
- Digitalrechner
- Distributed Shared Memory
- DLX-Prozessor
- Double Data Rate
- Dynamisches Scheduling
- EFF DES Cracker
- Erlangen Classification System
- Festplattencache
- Field Programmable Gate Array
- Flag (Informatik)
- Floppy-Disk-Controller
- Flynnsche Klassifikation
- Fredkin-Gate
- Frequenz
- GPGPU-Sim
- Grafikspeicher
- Granularität (Systemarchitektur)
- Grid-Computing
- Gustafsons Gesetz
- Hardwareinterrupt
- Harvard-Architektur
- Heterogeneous System Architecture
- Hilfsübertragsflag
- Hochleistungsrechnen
- Hot Swapping
- Hybridrechner
- IA-64
- In-order execution
- Indexregister
- Instruction Systolic Array
- Intel 64
- Intel 80486
- Intel P6
- Intel vPro
- Intel-Atom-Mikroarchitektur
- Intel-Broadwell-Mikroarchitektur
- Intel-Core-Mikroarchitektur
- Intel-Haswell-Mikroarchitektur
- Intel-Nehalem-Mikroarchitektur
- Intel-Sandy-Bridge-Mikroarchitektur
- Intel-Skylake-Mikroarchitektur
- Interrupt
- Interrupt-Leitung
- Interruptvektor
- IOMMU
- Isolated I/O
- Jini
- Kernspannung
- Lastverteilung per DNS
- Load/Store-Architektur
- Lokalitätseigenschaft
- Lose Kopplung
- Massively Parallel Processing
- Mealy-Automat
- Mehrprozessorsystem
- Memory Address Register und Memory Buffer Register
- Memory Data Register
- Memory Management Unit
- Memory Mapped I/O
- MESI
- Message-Signaled Interrupts
- Mikroarchitektur
- Mikroassembler
- Mikrobefehl
- Mikrocode
- Mikrocodesimulator
- Mikroprogramm
- Mikroprogrammierung
- Mikroprogrammspeicher
- Mikroprogrammsteuerwerk
- Mikroprozessor
- MikroSim
- MIX
- MMIX
- Modified-Shared-Invalid Protokoll
- MOESI
- MPMD
- MSIMD
- Multilib
- Multiple-Program Multiple-Data
- Multiplexbus
- Multithreading
- Nanocode
- Nanoprogramm
- Nebenläufigkeit
- Network Block Device
- NISC
- Non-Uniform Memory Access
- NonStop
- NonStop-Rechnersystem
- NoRMA
- NX-Bit
- Orthogonaler Befehlssatz
- Out-of-order execution
- P-Rating
- Parallel Sysplex
- Parallelrechner
- Paritätsbit
- Physical Address Extension
- Physischer Speicher
- Pipeline (Prozessor)
- Pipeline-Hazard
- Plattformunabhängigkeit
- Polling (Informatik)
- Prefetching
- Presidio (AMD)
- Programmable Interrupt Controller
- Programmable Read-Only Memory
- Programmed Input/Output
- Prozessor
- Prozessor-Cache
- QuantiSpeed
- Rechenleistung
- Rechenwerk
- Rechnerarchitektur
- Rechnerverbund
- Reconfigurable Computing
- Reduced Instruction Set Computer
- Register (Computer)
- Registersatz
- Registerumbenennung
- Reversibles Computing
- Scalable Coherent Interface
- Schaltnetz
- Schaltwerk (Technische Informatik)
- Schieberegister
- Scoreboarding
- Second Level Address Translation
- Segmentierung (Speicherverwaltung)
- Seitentabelle
- Sekundärspeicher
- Sendeaufruf
- Sequentieller Zugriff
- Setun
- Shared Memory
- Shared Nothing Architecture
- Single-Program Multiple-Data
- Soft Error
- Speculative execution
- Speed Path
- Speicherausrichtung
- Speicherbereich
- Speichercontroller
- Speicherdirektzugriff
- Speicherhierarchie
- Speicherkapazität
- Speicherseite
- Speicherverschränkung
- Speicherzugriff
- Sprungvorhersage
- Stapelzeiger
- Steuerregister (Informatik)
- Steuerwerk
- Super-Harvard-Architektur
- Supercomputer
- Superskalarität
- Symmetrisches Multiprozessorsystem
- Synchrone Kommunikation
- Systembus
- Systolischer Array
- Tag-RAM
- Tamarin (JIT)
- Ternärer Computer
- The Machine (Rechnerarchitektur)
- Thin Provisioning
- Tomasulo-Algorithmus
- Transaktionaler Speicher
- Translation Lookaside Buffer
- Unified Memory Architecture
- Uniform Memory Access
- Unterbrechungsanforderung
- Verbindungsnetzwerk
- VIA-Isaiah-Mikroarchitektur
- Vier-Spezies-Maschine
- Viiv
- Virtual Appliance
- Virtualisierung (Informatik)
- Virtualisierungsforderungen von Popek und Goldberg
- Virtuelle Maschine
- Virtueller Speicher
- Von-Neumann-Architektur
- Von-Neumann-Zyklus
- Waitstate
- Write-Invalidate-Protokoll
- Write-Update-Protokoll
- X86-Virtualisierung
- Xgrid
- Xputer
- Zeitschlitz
- Zentraleinheit
- Zuse Z3
- Überlaufbit
- Übertragsbit
